一种斩波扩展控制器的制造方法
【专利摘要】本发明公开了一种斩波扩展控制器，包括微控制单元、可编程逻辑控制单元、外部接口单元、数据采集单元、驱动单元和电源单元，数据采集单元和驱动单元均与可编程逻辑控制单元相连，外部接口单元与微控制单元相连，微控制单元通过内部的通用并行总线接口与可编程逻辑控制单元相连；数据采集单元用于实时采集电压电流信号并传送至可编程逻辑控制单元，再通过通用并行总线接口将电压电流信号传送至微控制单元，控制单元用于接收电压电流信号并经运算，产生PMM控制脉冲经通用并行总线接口发送至可编程逻辑控制单元，再经驱动单元输出以实现斩波器的实时控制。本发明的控制器具有结构简单、实时性好、数据处理速度快以及控制精度高等优点。
【专利说明】
一种斩波扩展控制器
技术领域
[0001 ]本发明主要涉及信号处理技术领域，特指一种斩波扩展控制器。
【背景技术】
[0002]随着电力电子技术的发展，作为电力电子技术发展的产物一斩波器在国民经济的各个领域如冶金、石油、电力、船舶等行业得到广泛的应用，并作为节能先锋发挥着越来越重要的作用。
[0003]斩波器的扩展控制器是斩波器控制的最关键环节之一，直接关系到斩波器的控制品质以及系统可靠性。它的主要作用是根据系统采集的电压电流信号进行一系列复杂的运算，产生驱动功率单元的PWM脉冲，实现高性能、高精度、快速响应的实时控制。同时根据从外部接收到的控制命令实现逻辑控制、控制参数传递以及实时通信等，如此大的数据量对数据传递的实时性要求极高。
[0004]目前，国内外斩波器普遍采用的控制方案有两种:一，CPLD控制架构，此方案的缺点在于仅能简单进行斩波控制，无法进行实时通信，扩展性也不强，在外部设备较多的情况下影响数据的传输速率，最终影响系统的控制精度和控制可靠性，且很难实现大数据记录和融入嵌入式操作系统并提升故障诊断和用户体验;二，FPGA控制架构，此方案在数据记录和融入嵌入式操作系统并提升故障诊断和用户体验方面有较大提升，但是仍无法解决住控制器DSP芯片与FPGA芯片之间使用EMIF接口交换数据并影响数据数输速率问题，也很难在同时实现多重整流和逆变控制；三，定制MCU控制架构，此方面虽然可以解决外设接口和数据交互接口以及多重控制问题，但对于一般的中小企业而言，定制芯片必然带来较大的成本投入，一般企业无法承受。以上三种方案均无法解决使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制问题。
[0005]如图1所示，现有的控制方案多采用DSP+ARM+FPGA架构，包括浮点DSP单元、ARM单元、可编程逻辑控制单元、数据缓冲单元，两个浮点DSP通过数据交换单元与ARM单元进行高速数据交换，FPGA单元分别与浮点DSP单元、ARM单元、数据缓冲单元相连，实现对系统总线和控制逻辑的管理，其内部的双口 RAM软核用于实现ARM单元与浮点DSP2单元的数据交换。数据缓冲单元通过并行总线与外部进行采样信息和PWM脉冲等数据的交换。
[0006]由于现有的控制板设计一般采用单独的电源板进行供电，扩展控制器一般仅需要对小电源系统进行处理，这样需要外部供多级电源，占用空间资源较多，接口较复杂，对EMC控制不便，成本也不易控制。而且现有技术DSP与外设以及ARM和FPGA之间均采用的是EMIF接口，并且需要增加双口RAM器件来实现数据的快速交换，尽管如此，由于DSP芯片的程序是顺序执行，对外部存储器和ARM，FPGA的数据交互必须在一个程序周期内操作，因此数据交互的速率很大程度上取决与DSP的程序周期，并且FPGA需编写大量的时序控制逻辑，一定程序上限制了扩展控制器的实时性，从而影响控制对象的控制精度。另外最小系统至少需要一片ARM来实现逻辑控制，DSP可以实现整流和逆变控制，一片FPGA实现数据采集与系统的时序控制，双口 RAM实现ARM和DSP之间的数据交互，FLASH存储DSP的应用程序和ARM的应用程序和工厂数据，DRAM缓存ARM和DSP的实时数据，扩展控制器的结构较复杂且成本高，相互依赖性较强，无冗余设计。
【发明内容】
[0007]本发明要解决的技术问题就在于:针对现有技术存在的技术问题，本发明提供一种结构简单、实时性好以及控制精度高的斩波扩展控制器。
[0008]为解决上述技术问题，本发明提出的技术方案为:
一种斩波扩展控制器，包括微控制单元、可编程逻辑控制单元、外部接口单元、数据采集单元、驱动单元和电源单元，所述电源单元与其它单元相连用于提供所需电源，所述数据采集单元和驱动单元均与所述可编程逻辑控制单元相连，所述外部接口单元与所述微控制单元相连，所述微控制单元通过内部的通用并行总线接口与所述可编程逻辑控制单元相连;所述数据采集单元用于实时采集电压电流信号并传送至可编程逻辑控制单元，所述可编程逻辑控制单元用于通过通用并行总线接口将电压电流信号传送至微控制单元，所述控制单元用于接收电压电流信号并经运算，产生PMM控制脉冲经通用并行总线接口发送至可编程逻辑控制单元，再经驱动单元输出以实现斩波器的实时控制。
[0009]作为上述技术方案的进一步改进:
所述微控制单元包括ARM处理器核和DSP处理器核，所述DSP处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元采集的电压电流信号并通过算法运算，产生PWM控制脉冲再通过通用并行总线接口送往可编程逻辑控制单元;所述ARM处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元的外部状态信号完成斩波器的逻辑控制，同时ARM处理器核和DSP处理器核之间通过其内部的共享RAM单元交换数据，完成整个斩波器逻辑的控制。
[0010]所述外部接口单元包括用户现场总线接口、RS232接口、RS485接口、以太网接口和通用串行接口；所述ARM处理器核通过用户现场总线接口与外部PLC控制网络进行实时通信以实现控制和数据传输;所述ARM处理器核通过RS485接口与人机界面通信以实现实时控制和参数传递;所述微处理单元通过以太网接口或通用串行接口与上位机相连以进行运行监控、故障记录和程序下载。
[0011]所述数据采集单元包括模拟量数据采集模块和数字量数据采集模块，所述模拟量数据采集模块用于采集电压电流信号并转换为微控制单元可识别的数字量以供DSP处理器核的算法控制，以及对采集的模拟量进行过压或过流识别以产生保护信号对系统进行保护;所述数字量数据采集模块用于采集数字量信号并隔离以及转化为微控制单元可识别的数字量以供ARM处理器核的逻辑控制。
[0012]所述驱动单元包括数字量输出驱动模块和PWM驱动模块，所述数字量输出驱动模块用于将微控制单元的外部开关信号隔离并输出以驱动外部开关;所述PWM驱动模块用于将微控制单元的PWM脉冲信号转化为电平信号送至功率模块以实现整流或逆变控制。
[0013]所述微控制单元通过EMIF接口连接有FLASH存储器，用于存储微控制单元的操作系统文件、应用程序和故障记录数据。
[0014]所述微控制单元连接有缓存单元，用于运行操作系统、应用程序以及缓存微处理单元的实时数据。
[0015]所述缓存单元为DDR2存储器，通过DDR接口与微控制单元相连。
[0016]所述电源单元包括多路DC/DC转换器，用于提供不同的输出电压。
[0017]所述可编程逻辑控制单元为FPGA。
[0018]与现有技术相比，本发明的优点在于:
本发明的斩波扩展控制器，采用微控制单元与可编程逻辑控制单元的控制架构，结构简单;微控制单元与可编程逻辑控制单元之间采用通用并行总线接口进行通讯，不仅大幅度提升了数据的吞吐量，而且释放了 EMIF接口，解决了单一控制芯片的数据总线外设过多影响数据交互的实时性，极大的减少了芯片的外围配置，可同时实现一片微控制单元实现逻辑控制、多重整流和逆变控制，降低了设计成本且系统实现方式简单且控制精度高。
【附图说明】
[0019]图1为现有技术中斩波扩展控制器的方框结构图。
[0020]图2为本发明斩波扩展控制器的方框结构图。
[0021]图中标号表示:1、微控制单元;2、可编程逻辑控制单元;3、数据采集单元;4、驱动单元;5、外部接口单元;6、电源单元;7、上位机;8、时钟发生单元。
【具体实施方式】
[0022]以下结合说明书附图和具体实施例对本发明作进一步描述。
[0023]如图2所示，本实施例的斩波扩展控制器，包括微控制单元1(简称M⑶单元)、可编程逻辑控制单元2、外部接口单元5、数据采集单元3和驱动单元4，数据采集单元3和驱动单元4均与可编程逻辑控制单元2相连，外部接口单元5与微控制单元I相连，微控制单元I通过内部的通用并行总线接口 UPP接口)与可编程逻辑控制单元2相连;数据采集单元3用于实时采集电压电流信号并传送至可编程逻辑控制单元2，可编程逻辑控制单元2用于通过通用并行总线接口将电压电流信号传送至微控制单元I，控制单元用于接收电压电流信号并经运算，产生PMM控制脉冲经通用并行总线接口发送至可编程逻辑控制单元2，再经驱动单元4输出以实现斩波器的实时控制。本发明的斩波扩展控制器，采用微控制单元I与可编程逻辑控制单元2的控制架构，结构简单;微控制单元I与可编程逻辑控制单元2之间采用通用并行总线接口进行通讯，不仅大幅度提升了数据的吞吐量，而且释放了 EMIF接口，解决了单一控制芯片的数据总线外设过多影响数据交互的实时性，极大的减少了芯片的外围配置，可同时实现一片微控制单元I实现逻辑控制、多重整流和逆变控制，降低了设计成本且系统实现方式简单且控制精度高。
[0024]本实施例中，可编程逻辑控制单元2为FPGA，微控制单元I包括ARM处理器核和浮点DSP处理器核，DSP处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元2采集的电压电流信号并通过一系列复杂算法运算，产生PWM控制脉冲再通过通用并行总线接口送往可编程逻辑控制单元2作后续处理;ARM处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元2的外部状态信号完成斩波器的逻辑控制，同时ARM处理器核和DSP处理器核之间通过其内部的共享RAM单元交换数据，完成整个斩波器逻辑的控制，S卩ARM处理器核完成系统的逻辑控制，DSP处理器核完成算法控制。
[0025]本实施例中，外部接口单元5包括用户现场总线接口、RS232接口、RS485接口、以太网接口和通用串行接口，满足用户多样化需求;ARM处理器核通过用户现场总线接口与外部PLC控制网络进行实时通信以实现控制和数据传输，其中用户现场总线接口设计为扩展卡的型式，用户可根据实际使用情况选择不同功能的现场总线接口卡(PROFIBUS、CAN、FLEXRAY等)，标准配置为PROFIBUS-DP总线接口 ； ARM处理器核通过RS485接口并利用MODBUS标准协议与人机界面通信以实现实时控制和参数传递;微处理单元通过以太网接口或通用串行接口与上位机7相连以进行运行监控、故障记录和程序下载;另外还设有JTAG接口用于底层程序的下载和调试。
[0026]本实施例中，数据采集单元3包括模拟量数据采集模块和数字量数据采集模块，模拟量数据采集模块用于采集电压电流等模拟量信号并转换为微控制单元I可识别的数字量以供DSP处理器核的算法控制，以及对采集的模拟量进行过压或过流识别以产生保护信号至可编程逻辑控制单元2和微控制单元I进行系统保护;数字量数据采集模块用于采集数字量信号并使用光耦器件隔离以及转化为微控制单元I可识别的数字量以供ARM处理器核的逻辑控制。
[0027]本实施例中，驱动单元4包括数字量输出驱动模块和PWM驱动模块，数字量输出驱动模块用于将微控制单元I的外部开关信号隔离并输出以驱动外部开关;PWM驱动模块用于将微控制单元I的PWM脉冲信号转化为电平信号送至功率模块以实现整流或逆变控制。
[0028]本实施例中，微控制单元I通过EMIF接口连接有NAND FLASH存储器，用于存储微控制单元I的操作系统文件、应用程序和故障记录数据;微控制单元I连接有缓存单元，用于运行操作系统、应用程序以及缓存微处理单元的实时数据，具体通过DDR接口连接有DDR2存储器;另外微。
[0029]本实施例中，时钟发生单元8的两个有源晶体电路分别为MCU单元和FPGA单元提供时钟信号，满足处理器运行需要。电源单元6为扩展控制器提供电源，输入为5V，5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为1.2V、3.3V、1.8V的DC/DC转换器为MCU、FPGA和一些外围芯片供电，其中，MCU需要3.3V为其外围电路供电，1.8V和1.2V为其内核供电，FPGA需要3.3V为其外围电路供电，1.2V为其内核供电。
[0030]本实施例中，复位单元为扩展控制器提供复位，保证系统上电期间为扩展控制器提供500ms的持续复位，使系统正常、稳定的进入工作状态。同时复位单元实时监控5V、
3.3V、1.8V、1.2V电源，在系统电源瞬间掉电的情况下，对系统进行保护。另外，FPGA需要为复位单元提供喂狗信号，如果复位单元看门狗1.6s收不到喂狗信号，就认为扩展控制器死机，对系统进行保护性封锁，保证系统可靠运行。
[0031]工作原理:在系统上电后，电源变换单元的若干个DC/DC变换器根据预先设定好的顺序，先后启动提供扩展控制器需要的各种电源。时钟发生单元8分别为扩展控制器内的MCU和FPGA提供时钟信号。FPGA启动后立即激活看门狗、模拟转换器等器件，同时初始化内部逻辑单元、uPP驱动单元4和其他外围设备。MCU启动后完成一系列的内部逻辑电路及外围设备(NAND FLASH、DDR2存储器、以太网物理层、USB物理层、RS485、RS232、现场总线接口物理层)自检工作，建立与FPGA的数据通信，并通过RS485、以太网或现场总线接口与上位机或人机界面建立通信，获取控制命令和参数，并实时上传斩波器各种运行信息，同时ARM处理器核开始整个斩波器系统的自检工作，自检不通过将故障点通过显示器打印出故障信息，自检通过后进入待机状态等待启动指令，DSP处理器核通过uPP接口从FPGA读取电压电流等模拟量，从ARM核获取控制命令和参数然后经过算法运算，产生PffM控制脉冲通过uPP接口送往FPGA，再由FPGA通过驱动单元4送出，实现斩波器的实时控制。
[0032]以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。
【主权项】
1.一种斩波扩展控制器，其特征在于，包括微控制单元(I)、可编程逻辑控制单元(2)、外部接口单元(5)、数据采集单元(3)、驱动单元(4)和电源单元(6)，所述电源单元(6)与其它单元相连用于提供所需电源，所述数据采集单元(3)和驱动单元(4)均与所述可编程逻辑控制单元(2)相连，所述外部接口单元(5)与所述微控制单元(I)相连，所述微控制单元(I)通过内部的通用并行总线接口与所述可编程逻辑控制单元(2)相连;所述数据采集单元(3)用于实时采集电压电流信号并传送至可编程逻辑控制单元(2)，所述可编程逻辑控制单元(2)用于通过通用并行总线接口将电压电流信号传送至微控制单元(1)，所述控制单元用于接收电压电流信号并经运算，产生PMM控制脉冲经通用并行总线接口发送至可编程逻辑控制单元(2)，再经驱动单元(4)输出以实现斩波器的实时控制。2.根据权利要求1所述的斩波扩展控制器，其特征在于，所述微控制单元(I)包括ARM处理器核和DSP处理器核，所述DSP处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元(2)采集的电压电流信号并通过算法运算，产生PffM控制脉冲再通过通用并行总线接口送往可编程逻辑控制单元(2);所述ARM处理器核用于通过通用并行总线接口接收来自可编程逻辑控制单元(2)的外部状态信号完成斩波器的逻辑控制，同时ARM处理器核和DSP处理器核之间通过其内部的共享RAM单元交换数据，完成整个斩波器逻辑的控制。3.根据权利要求2所述的斩波扩展控制器，其特征在于，所述外部接口单元(5)包括用户现场总线接口、RS232接口、RS485接口、以太网接口和通用串行接口 ；所述ARM处理器核通过用户现场总线接口与外部PLC控制网络进行实时通信以实现控制和数据传输;所述ARM处理器核通过RS485接口与人机界面通信以实现实时控制和参数传递;所述微处理单元通过以太网接口或通用串行接口与上位机相连以进行运行监控、故障记录和程序下载。4.根据权利要求2所述的斩波扩展控制器，其特征在于，所述数据采集单元(3)包括模拟量数据采集模块和数字量数据采集模块，所述模拟量数据采集模块用于采集电压电流信号并转换为微控制单元(I)可识别的数字量以供DSP处理器核的算法控制，以及对采集的模拟量进行过压或过流识别以产生保护信号对系统进行保护;所述数字量数据采集模块用于采集数字量信号并隔离以及转化为微控制单元(I)可识别的数字量以供ARM处理器核的逻辑控制。5.根据权利要求1至4中任意一项所述的斩波扩展控制器，其特征在于，所述驱动单元(4)包括数字量输出驱动模块和PWM驱动模块，所述数字量输出驱动模块用于将微控制单元(I)的外部开关信号隔离并输出以驱动外部开关;所述PWM驱动模块用于将微控制单元(I)的PffM脉冲信号转化为电平信号送至功率模块以实现整流或逆变控制。6.根据权利要求1至4中任意一项所述的斩波扩展控制器，其特征在于，所述微控制单元(I)通过EMIF接口连接有FLASH存储器，用于存储微控制单元(I)的操作系统文件、应用程序和故障记录数据。7.根据权利要求1至4中任意一项所述的斩波扩展控制器，其特征在于，所述微控制单元(I)连接有缓存单元，用于运行操作系统、应用程序以及缓存微处理单元的实时数据。8.根据权利要求7所述的斩波扩展控制器，其特征在于，所述缓存单元为DDR2存储器，通过DDR接口与微控制单元(I)相连。9.根据权利要求1至4中任意一项所述的斩波扩展控制器，其特征在于，所述电源单元(6)包括多路DC/DC转换器，用于提供不同的输出电压。10.根据权利要求1至4中任意一项所述的斩波扩展控制器，其特征在于，所述可编程逻辑控制单元(2)为FPGA。
【文档编号】G05B19/042GK105867241SQ201610274219
【公开日】2016年8月17日
【申请日】2016年4月28日
【发明人】邢云龙, 梅文庆, 吕阳, 罗云飞, 周志宇, 武彬, 李雪江
【申请人】中车株洲电力机车研究所有限公司