双口ram控制综合实验装置的制造方法
【技术领域】
[0001]本实用新型属于自动控制技术领域，具体涉及到一种双口 RAM控制综合实验装置。
【背景技术】
[0002]随机存取存储器(英语！Random Access Memory, RAM)又称作“随机存储器”，是与CPU直接交换数据的内部存储器，也叫主存。它可以随时读写，而且速度很快，通常作为操作系统或其他正在运行中的程序的临时数据存储媒介。双口 RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器。目前，有一些双口 RAM读写的控制实验平台，主要有以下几种:1.基于单片机的控制实验平台；2.基于微处理器的控制实验平台；3.基于FPGA的控制实验平台等。而这些实验平台有以下不足:具有片面性认识，未能扩展学生的视野；成本相对较高；未能充分锻炼学生综合能力；电路结构复杂。
【发明内容】
[0003]本实用新型所要解决的技术问题在于克服现有双口 RAM读写的控制实验平台的缺点，提供一种电路简单、操作方便、成本低的双口 RAM控制综合实验装置。
[0004]解决上述技术问题所采用的技术方案是它具有:用于对整个装置进行控制的主控制器3 ;主控制器1，该主控制器与主控制器3相连；主控制器2，该主控制器与主控制器3相连；按键输入电路，该电路的输出端接主控制器3 ;SRAM读写控制电路，该电路与主控制器3相连。
[0005]本实用新型的主控制器I为:集成电路Ul的9脚接晶体振荡器Yl的一端和电容C2的一端、10脚接晶体振荡器Yl的另一端和电容C3的一端、14脚接电容Cl的一端并通过电阻Rl接3V电源、7脚接2.5V电源、11脚和31脚以及12脚接3V电源，集成电路Ul的5脚、6脚、8脚、13脚、32脚接地，集成电路Ul的26脚、25脚、28脚、27脚接插座Jl的5脚、4脚、7脚、6脚，集成电路Ul的40脚?33脚、4脚?I脚、48脚?45脚、24脚?21脚、15脚?18脚、44脚?41脚、30脚、29脚、16脚?13脚、11脚、12脚接集成电路U4的RlO脚、TlO 脚、Rll 脚、Tll 脚、R12 脚、T12 脚、KlO 脚、LlO 脚、Pll 脚、R13 脚、T13 脚、MlO 脚、Nll脚、T14 脚、T15 脚、R14 脚、Lll 脚、Mll 脚、N12 脚、N13 脚、M12 脚、L12 脚、K15 脚、N14 脚、P16脚、R16脚、Kll脚、N16脚、N15脚、L14脚、L13脚、L16脚电容Cl?电容C3的另一端接地，插座Jl的I脚接3V电源、3脚和2脚以及9脚接地；集成电路Ul的型号为C8051F226，集成电路U4的型号为EP4CE10F17C8。
[0006]本实用新型的主控制器3为:集成电路U4的RlO脚、TlO脚、Rll脚、Tll脚、R12脚、T12 脚、KlO 脚、LlO 脚、Pll 脚、R13 脚、T13 脚、MlO 脚、Nll 脚、T14 脚、T15 脚、R14 脚、Lll 脚、Mll 脚、N12 脚、N13 脚、M12 脚、L12 脚、K15 脚、N14 脚、P16 脚、R16 脚、Kll 脚、N16脚、N15脚、L14脚、L13脚、L16脚接集成电路Ul的40脚?33脚、4脚?I脚、48脚?45脚、24脚?21脚、15脚?18脚、44脚?41脚、30脚、29脚、16脚?13脚、11脚、12脚；集成电路U4的C9脚、BlO脚、AlO脚、F9脚、A15脚、A13脚、BI I脚、Al I脚、D9脚接集成电路U2的47脚、46脚、44脚、43脚、41脚、40脚、38脚、37脚、24脚，集成电路U4的B12脚、A12脚、ElO 脚、Ell 脚、B14 脚、A14 脚、B13 脚、Cll 脚、D12 脚、Dll 脚、D14 脚、C14 脚、D3 脚、C3脚、B3脚、A3脚接集成电路U3的2脚、23脚、21脚、24脚、25脚、3脚?10脚、20脚、22脚、27脚；集成电路U4的L6脚、C2脚、Cl脚、F3脚、D2脚、Dl脚接集成电路U5的61脚、59脚、57脚、53脚、54脚、64脚；集成电路U4的F2脚、Fl脚、G2脚、Gl脚、H2脚、J2脚、Jl脚、K6脚、BI脚、L3脚、Kl脚、L2脚、LI脚、K2脚、N2脚、NI脚接集成电路U6的47脚、46脚、44脚、43脚、41脚、40脚、38脚?35脚、33脚、32脚、30脚、29脚、27脚、26脚；集成电路U4的Rl脚、P2脚、Pl脚、N3脚、P3脚、R3脚、T3脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、M7脚、R5脚、T5脚、G5脚接集成电路U7的47脚、46脚、44脚、43脚、41脚、40脚、38脚?35脚、33脚、32脚、30脚、29脚、27脚、26脚、I脚、24脚；集成电路U4的T6脚、L7 脚、R7 脚、T7 脚、L8 脚、M8 脚、N8 脚、P8 脚、K9 脚、L9 脚、M9 脚、N9 脚、RlO 脚、TlO 脚、Rl I脚、T11脚接集成电路U9的47脚、46脚、44脚、43脚、41脚、40脚、38脚?35脚、33脚、32脚、30脚、29脚、27脚、26脚;集成电路U4的B6脚接按键Sffl的一端、A6脚接按键SW2的一端、C6脚接按键SW3的一端，集成电路U4的M15脚接晶体振荡器Y2的4脚，集成电路U4的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、Hl脚、H14脚、H5脚、F4脚接插座J2的13脚?2脚，集成电路U4的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、Tl脚、PlO脚、P13 脚、T16 脚、K14 脚、M14 脚、E14 脚、G14 脚、A16 脚、ClO 脚、C13 脚、Al 脚、C4 脚、C7脚接3V电源，集成电路U4的K7脚、Hll脚、H6脚、GlO脚?G6脚、D13脚、N4脚接1.2V电源，集成电路U4的L5脚、F12脚接2.5V电源，集成电路U4的G4脚、G13脚、K4脚、K13脚、M4 脚、M13 脚、N7 脚、NlO 脚、P5 脚、P12 脚、R2 脚、R15 脚、E2 脚、H16 脚、H15 脚、E13 脚、E4脚、DlO脚、D7脚、C12脚、C5脚、B15脚、B2脚、JlO脚?J7脚、HlO脚?H7脚、E12脚、M5脚接地；晶体振荡器Y2的I脚接3V电源、3脚接地，插座J2的I脚接地；集成电路Ul的型号为C8051F226，集成电路U2的型号为IDT7132，集成电路U3的型号为74LVC164245，集成电路U4的型号为EP4CE10F17C8，集成电路U5的型号为80286，集成电路U6和集成电路U7以及集成电路U9的型号为74ALC164245。
[0007]由于本实用新型综合了基于单片机的控制实验平台；基于微处理器的控制实验平台；基于FPGA的控制实验平台，具有电路简单、操作方便、实用性强等优点，使学生系统化的学习电路知识，更深入的了解单片机系统、微处理器系统、FPGA系统的工作原理及应用，提高学生的兴趣，开阔学生的视野。锻炼学生系统的分析问题，解决问题，及实际动手能力，可在教学中广泛推广使用。
【附图说明】
[0008]图1是本实用新型的电气原理方框图。
[0009]图2是图1中主控制器I的电子线路原理图。
[0010]图3是图1中主控制器2的电子线路原理图。
[0011]图4是图1中主控制器3的电子线路原理图。
[0012]图5是图1中按键输入电路和双口 RAM读写控制电路的电子线路原理图。
【具体实施方式】
[0013]下面结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于下述这些实施例。
[0014]实施例1
[0015]在图1、2、3、4、5中，本实施例的双口 RAM控制综合实验装置由主控制器1、主控制器2、主控制器3、按键输入电路、双口 RAM读写控制电路连接构成，主控制器I与主控制器3相连，主控制器2与主控制器3相连，按键输入电路的输出端接主控制器3，双口 RAM读写控制电路与主控制器3相连。
[0016]本实施例的主控制器I由集成电路Ul、插座Jl、电容Cl?电容C3、电阻R1、晶体振荡器Yl连接构成，集成电路Ul的型号为C8051F226。集成电路Ul的9脚接晶体振荡器Yl的一端和电容C2的一端、10脚接晶体振荡器Yl的另一端和电容C3的一端、14脚接电容Cl的一端并通过电阻Rl接3V电源、7脚接2.5V电源、11脚和31脚以及12脚接3V电源，集成电路Ul的5