专利名称：核心逻辑电路断电时保持输入输出端口完整性的微控制器的制作方法
技术领域：
本发明通常涉及一种集成电路微控制器，更具体地说，涉及在保持输出端口逻辑电平时节电的集成电路微控制器。
数字电子设备已经变成消费者、商业和工业购买的所有类型产品中的一个整体部分。这些产品可以包括警报系统，遥控监测和控制系统，便携式电子设备，如计算机，蜂窝电话，个人数字助理器(PDA)，便携式全球定位卫星(GPS)终端等。大多数这种电子产品依靠电池的功率工作。因此希望、有时迫切要求节省电池提供的功率。
Utz的美国专利5481222公开了一种节电集成电路，该电路能够只在发生外部事件时与外部电源连接。一个集成电路内的开关在预定的时间内与电源连接，足以使集成电路执行功能。随后，电源从该集成电路断开，直到另一个外部事件发生。因此，电源只在必要时与集成电路连接，因此节省了由外部电源提供的消耗用电量。
Lin的美国专利5787297公开了一种由两个或两个以上的功能单元组成的微电子设备，所有功能单元都设置在一个集成电路模块上。这些功能单元不必同时工作，因此，可以将一些不必要的功能单元禁止(disablle)，或者使用下列三种方式之一关断，1)关断时钟输入，2)中断供电，或3)中断对不必要单元的信号输入。Lin发明中的优选实施例禁止信号输入到互补金属氧化半导体(CMOS)电路，因此通过将CMOS电路置于一种静态(非充电)模式，使功率消耗最小。
Bartling等的美国专利5182810公开了一种与微处理器集成电路及其它集成电路结合的电源管理集成电路，其中，如果两个集成电路中有一个关断，传输门电路隔开两个集成电路之间的信号通道。这些避免了漏电和基片激励(pumping)问题等。这样连接在一起的该集成电路可以被独立地供电或者断电，而不会影响其它电路的运行。一旦发生输入事件，就可以向微处理器集成电路供电。
Matter等的美国专利5634131公开了在具有多个功能单元的集成电路内将一个功能单元断电。每一个功能单元有自己的时钟输入，与该功能单元有关的该时钟在不需要该功能单元时停止，因此节约了功率。
在集成电路系统中已经使用了各种降低功率和关断设备，来延长例如电池电源的使用时间。通常，响应于输入激励而“唤醒”已停止运行的耗电集成电路。但是，当集成电路微控制器中处于节电状态时，保持输出和/或控制状态也是重要的。
因此，需要一种在集成电路微控制器中处于节电状态时，保持输出和/或控制状态的系统、方法和设备。
本发明通过在保持集成电路输入-输出电路的控制和/或状态时，使集成电路微控制器内微控制器核心逻辑电源关断，克服了上述问题以及现有技术存在的其它缺点和缺陷。
根据本发明的一个实施例，一种集成电路，包括微控制器核心逻辑电路，输入-输出(I/O)端口逻辑电路和接口逻辑电路，其中该微处理器核心逻辑电路可以被断电(去掉电源)，同时I/O端口逻辑电路保持在微控制器核心逻辑电路断电之前的状态。电源开关如金属氧化物半导体场效应晶体管(MOSFET)可以连接在微控制器核心逻辑电路和电源之间。I/O端口逻辑电路始终保持与电源连接，以便I/O端口逻辑电路的运行状态和信号输出状态即使在微控制器核心逻辑电路被断电时也能够保持。接口逻辑电路的选中的部分也可以始终保持供电。接口逻辑电路或I/O端口逻辑电路可以包括锁存器或存储寄存器，以便在被断电之前保持从微控制器核心逻辑电路接收信号的最后逻辑状态。隔离栅可以用于防止给接口逻辑电路和/或I/O端口逻辑电路时钟电路的错误触发和错误的信号信息等。
在本发明的另一个实施例中，微控制器核心逻辑电路的电源输入节点接地，以便所有输出信号节点位于一个确定的逻辑电平(逻辑低，即位于大地电位)。接口逻辑电路和I/O端口逻辑电路可以使用寄存器或具有正边缘触发时钟输入的锁存器，以便在时钟输入位于逻辑低时，不进行数据传递。在微控制器核心逻辑电路断电期间，输出信号节点被推入严格确定的逻辑低。在向微控制器核心逻辑电路供电时，可禁止接口逻辑电路和I/O端口逻辑电路的时钟输入，直到从微控制器核心逻辑电路收到时钟解除禁止信号。时钟输入禁止信号还可以用于在微控制器核心逻辑电路断电之前禁止接口逻辑电路和I/O端口逻辑电路的时钟输入。
在本发明的该实施例中，I/O端口逻辑电路可以控制电源通/断开关。在刚好断电之前，接口逻辑电路和/或I/O端口逻辑电路可以从微控制器核心逻辑电路收到一个禁止信号，以便接口逻辑电路和/或I/O端口逻辑电路的时钟输入节点(寄存器或锁存器)被禁止(禁止接收时钟信号)。因此禁止时钟输入节点阻止进一步改变寄存器和锁存器内来自微控制器核心逻辑电路的存储数据内容。该时钟输入节点保持禁止，直到在微控制器核心逻辑电路已经被再次通电之后，接口逻辑电路和/或I/O端口逻辑电路(例如但是不限制于)收到一个来自微控制器核心逻辑电路的启动信号。微控制器核心逻辑电路的通电可以具有自我测试和诊断程序，初始化程序等。通过给微控制器核心逻辑电路供电，微控制器核心逻辑电路可以启动断电程序，接口逻辑电路和/或I/O端口逻辑电路可以启动通电程序。一旦给微控制器核心逻辑电路通电(再通电)，微控制器程序可以激励时钟启动信号，以便在微控制器核心逻辑电路与接口逻辑电路和I/O端口逻辑电路之间建立(再建立)正常的功能联系。
本发明的一个特点是从高功率消耗的微控制器核心逻辑电路中去掉电源。
本发明的另一个特点是I/O端口逻辑电路保持有效作用状态，保留由微控制器核心逻辑电路向其发送的最近信息。
本发明的一个优点是在电池供电的应用场合对于一定的电池充电电荷增加有效作用时间。
本发明的另一个优点是减少了由于本发明实施例的功率消耗量下降而带来的热耗散。
本发明还有一个优点是在低功率消耗模式中连续保持控制和/或状态指示。
从下面结合附图和说明书对优选实施例的描述中，本发明的特点和优点将更加清楚。
图1是本发明一个优选实施例的电子系统示意方框图；图2是本发明一个实施例断电程序的示意逻辑电路流程图；图3是本发明该实施例通电程序的示意逻辑电路流程图。
本发明是一个集成电路内的节电系统、方法和设备，该集成电路具有微控制器核心逻辑电路，输入-输出(I/O)端口逻辑电路和接口逻辑电路，和电源控制电路，其中微控制器核心逻辑电路可以断电(将电源去掉)，同时I/O端口逻辑电路保持在微控制器核心逻辑电路被断电之前的状态。I/O端口逻辑电路始终保持与电源连接，以便其工作和信号输出状态即使在微控制器核心逻辑电路被断电时也能够被保持。
现在参考附图，其中示意表示了本发明的优选实施例的细节。附图中相同的元件用相同的标号表示，类似的元件用带有不同下标的相同标号表示。
现在参照图1，图1表示了本发明一个实施例的电子系统的示意方框图。一个电子系统，如一个集成电路微控制器，通常由标号100表示。该集成电路微控制器具有微控制器核心逻辑电路102，输入-输出(I/O)端口逻辑电路106，接口逻辑电路104，电池(电源)108和电源开关110。该I/O端口逻辑电路106和电源开关110直接与电池108连接。微控制器核心逻辑电路102通过电源开关110与电池108连接，接口逻辑电路可以从微控制器核心逻辑电路102或I/O端口逻辑电路106中的一个或两个得到功率。例如，电源开关110可以是一个金属氧化物半导体场效应晶体管(MOSFET)等，但是不受此限制。
此外，电源开关110可以接地或者接公共节点112。电源开关110使微控制器核心逻辑电路102从电池108断开，使微控制器核心逻辑电路102的馈电节点114接地或者接至公用节点112。则核心逻辑电路102的输出大体上与地或者公用节点112等电位。
可以在接口逻辑电路104内提供适当的门电路或隔离电路，用于分别禁止或者中断微控制器核心逻辑电路102和I/O端口逻辑电路106之间的时钟和/或信号电路。禁止信号可以用于在微控制器核心逻辑电路102断电之前设定门电路或隔离电路(未示出)。在给微控制器核心逻辑电路102供电(再次供电)，并且微控制器核心逻辑电路102处于与接口逻辑电路104和I/O端口逻辑电路106正常通信状态之后，启动信号可以用于复位门电路或者隔离电路。
I/O端口逻辑电路106的输出118的逻辑电平可以被存储在寄存器或锁存器116内。因此，I/O端口逻辑电路106的输出118的最近逻辑状态在微控制器核心逻辑电路102断电时可以被保持。I/O端口逻辑电路106的外部输入120可以接收微控制器核心逻辑电路102正在处理的信息，其构成还可以探测输入信号的变化。该输入信号变化可以用于启动电源开关110，再次给微控制器核心逻辑电路102供电。
除了电池外，希望图1中公开的所有电路和功能块都可以包含在一个或一个以上的集成电路内，并且在本发明的保护范围内。为了便于描述，本发明的优选实施例具有一个集成电路，但是电子技术领域的普通技术人员显然可以明白，本发明的实施例可以等效地用于以不同集成电路组件制造和用一个公用线路板(例如但不受限制于印刷线路或电路板)连接在一起的组合电路。
现在参照图2，图2图示了本发明一个优选实施例的断电程序示意逻辑电路流程图。在步骤202，例如，断电程序由微控制器核心逻辑电路102初始化。在步骤204，微控制器核心逻辑电路102使得接口逻辑电路104和/或I/O端口逻辑电路106的时钟输入被禁止。在步骤206，微控制器核心逻辑电路102可以使得接口逻辑电路104和/或I/O端口逻辑电路106的信号线从微控制器核心逻辑电路102的输出断开。在步骤208，I/O端口逻辑电路106使得电源开关110将电池108从微控制器核心逻辑电路102断开。
现在参照图3，图3表示了本发明一个优选实施例的通电程序示意逻辑电路流程图。在步骤302，例如，供电程序由I/O端口逻辑电路106初始化。在步骤304，向微控制器核心逻辑电路102供电，在步骤306使微控制器核心逻辑电路102开始自我测试程序，并初始化其运行程序。在步骤308，接口逻辑电路104和/或I/O端口逻辑电路106之间的信号线与微控制器核心逻辑电路102的输出接通。在步骤310，启动向接口逻辑电路104和I/O端口逻辑电路106的时钟输入。
因此，本发明能够较好地完成本发明的目的，并获得上述特点和优点，以及其它特点和优点。虽然已经参照本发明的特定优选实施例描绘、描述和限定了本发明，但是这些描述并不用于限制本发明，也不能推断出这种限制。对于本领域的普通技术人员而言，本发明可以在形式和功能方面进行改进、改变和等效替换。所描绘和描述的本发明优选实施例只是一种范例，并不是本发明保护范围的全部。因此，本发明只受到后附权利要求书的构思和保护范围的限制，权利要求书给出了对本发明各个方面的全面认识。
权利要求
1.一种在保持输入-输出端口完整性时具有低电源备用容量的微控制器集成电路，包括微控制器核心逻辑电路；输入-输出端口逻辑电路，所述输入/-输出端口逻辑电路适合存储输出逻辑电平；连接在所述微控制器核心逻辑电路和所述输入-输出端口逻辑电路之间的接口逻辑电路；与所述微控制器核心逻辑电路连接并适合与电源连接的电源开关，所述电源开关由输入-输出端口逻辑电路控制；其中在电源与所述微控制器核心逻辑电路连接时，所述微处理器核心逻辑电路控制所述输入-输出端口逻辑电路的输出逻辑电平，以及在电源从所述微控制器核心逻辑电路断开时，则所述输入-输出端口逻辑电路的输出逻辑电平保持在与电源从所述微控制器核心逻辑电路断开之前相同的状态。
2.如权利要求1的微控制器集成电路，其中电源是电池。
3.如权利要求1的微控制器集成电路，其中所述接口逻辑电路具有信号隔离开关和时钟输入禁止电路，其中从所述微控制器核心逻辑电路至所述输入-输出端口逻辑电路的逻辑电路信号和时钟信号分别在电源从所述微控制器核心逻辑电路断开之前被中断和禁止。
4.如权利要求1的微控制器集成电路，其中所述输入-输出端口逻辑电路的输出逻辑电平存储在具有时钟输入和数据输入的存储器中，其中在时钟输入发生逻辑电平转变时在所述存储器内存储数据。
5.如权利要求4的微控制器集成电路，其中由微控制器核心逻辑电路将时钟禁止信号发送到所述接口逻辑电路，以便禁止时钟输入。
6.如权利要求5的微控制器集成电路，其中在禁止时钟输入后，所述输入-输出逻辑电路端口使所述电源开关将电源与所述微控制器核心逻辑电路断开。
7.如权利要求5的微控制器集成电路，其中在发送时钟禁止信号时，中断数据输入。
8.如权利要求7的微控制器集成电路，其中在禁止时钟输入、中断数据输入后，所述输入-输出逻辑电路端口使所述电源开关将电源与所述微控制器核心逻辑电路断开。
9.如权利要求1的微控制器集成电路，其中进一步包括所述电源开关，其适合用于在第一模式时将所述微控制器核心逻辑电路接至电源的第一电压，在第二模式时，接至电源的第二电压。
10.权利要求9的微控制器集成电路，其中第一电压是运行电压，第二电压在电源的公共电位或大地电位。
11.如权利要求9的微控制器集成电路，其中所述微控制器核心逻辑电路在所述电源开关在第一模式时运行，在所述电源开关在第二模式时关断，基本上不从电源接收任何功率。
12.如权利要求4的微控制器集成电路，其中所述微控制器核心逻辑电路在与电源连接时进行自我诊断测试。
13.如权利要求1的微控制器集成电路，其中所述输入-输出端口逻辑电路的外部输入信号使所述电源开关将电源与所述微控制器核心逻辑电路连接。
14.如权利要求12的微控制器集成电路，其中由微控制器核心逻辑电路发送时钟启动信号，以便启动时钟输入。
15.一种在保持输入-输出端口完整性时具有低电源备用容量的微控制器集成电路中使用的方法，包括步骤提供微控制器核心逻辑电路；提供输入-输出端口逻辑电路，所述输入/-输出端口逻辑电路适合存储输出逻辑电平；提供连接在所述微控制器核心逻辑电路和所述输入-输出端口逻辑电路之间的接口逻辑电路；及提供与所述微控制器核心逻辑电路连接并适合与电源连接的电源开关，所述电源开关由输入-输出端口逻辑电路控制；因此包括步骤在电源与所述微控制器核心逻辑电路连接时，所述微处理器核心逻辑电路控制所述输入-输出端口逻辑电路的输出逻辑电平，及使电源与所述微控制器核心逻辑电路中断连接，同时使所述输入-输出端口逻辑电路的输出逻辑电平保持在与电源从所述微控制器核心逻辑电路断开之前相同的状态。
16.如权利要求15的方法，其中电源与微控制器核心逻辑电路中断连接的步骤包括在所述微控制器核心逻辑电路内促使断电；在所述输入-输出端口逻辑电路内禁止向存储寄存器的时钟输入；及通过中断与电源的连接，将所述微控制器核心逻辑电路断电。
17.如权利要求16的方法，其中禁止时钟输入的步骤进一步包括断开所述微控制器核心逻辑电路与所述输入-输出端口逻辑电路之间的信号线的步骤。
全文摘要
一种使用一包括微控制器核心逻辑电路、输入－输出(I/O)端口逻辑电路和接口逻辑电路的集成电路的电子系统,其中微控制器核心逻辑电路可以被断电,而I/O端口逻辑电路保持在微控制器核心逻辑电路断电之前的状态,始终保持与电源连接,即使在微控制器核心逻辑电路被断电时也能够保持其运行和信号输出状态。集成电路电子系统的主要功率消耗部分与电源如电池断开,大大地节省了电池提供的功率,延长了电池有效使用时间。
文档编号G06F1/04GK1308260SQ0013686
公开日2001年8月15日 申请日期2000年11月2日 优先权日1999年11月2日
发明者保罗·霍夫海因, 威廉·斯米特, 格雷戈里·C·宾厄姆 申请人:密克罗奇普技术公司