专利名称：同步数字系列系统中选择外部时钟源的实现方法
技术领域：
本发明涉及时钟源的切换技术，尤指一种在同步数字系列(SDH)系统中选择外部时钟源的实现方法。
背景技术：
SDH系统的应用越来越广泛，在SDH系统中，外部时钟源是一个很重要的成分。对于2M的SDH传输设备而言，根据国际电信联盟(ITU-T)建议的要求，SDH系统设备必须提供两路2M的外时钟接口，即2M时钟需提供两种不同码型的信号2MHz和2Mbit，且要求SDH系统设备2M外部时钟源的输入输出2MHz和2Mbit可灵活切换。目前在SDH设备中，2MHz和2Mbit的可切换性是通过手动跳线来实现的，其实现方式如图1所示。
图1为现有SDH系统外部时钟输入输出的切换控制方法，参见图1所示，以1路输入输出为例，详细说明现有时钟切换方式的工作原理在输入端，输入的差分信号INPUT+、INPUT-通过两组跳线同时与2Mbit处理单元和2MHz处理单元的输入相连；在输出端，2Mbit处理单元和2MHz处理单元的输出同样通过两组跳线同时与一组差分输出信号相连。正常情况下，当输入信号为2Mbit时，将输入端的跳线101和跳线103闭合，输入的差分信号直接送入2Mbit处理单元进行处理；同样，当输入信号为2MHz时，将输入端的跳线102和跳线104闭合，输入的差分信号直接送入2MHz处理单元进行处理。输出端的跳线情况与输入端相同。
当输入的信号由2MHz切换到2Mbit或由2Mbit切换到2MHz时，就要将当前闭合的两个跳线断开，并将当前断开的两个跳线闭合；同时还要改变指示信号的状态，用以通知CPU系统当前输入输出的时钟信号是2Mbit还是2MHz，该指示信号是用跳线105来实现的，断开时表示2Mbit，闭合时表示2MHz，即‘1’表示2MHz，‘0’表示2Mbit。
图1所示只是一路外时钟的应用情况，当有多路时，其它路的工作原理是完全相同的。但是，在上述工作过程中，所有断开或闭合跳线的动作必须通过手动改变跳线的设置，对于生产、测试、维护人员来说，不仅要掌握所有跳线的对应关系以及八种跳线的组合，而且要保证操作时不出现错误，是比较困难、比较麻烦的。
发明内容
有鉴于此，本发明的主要目的在于提供一种SDH系统中选择外部时钟源的实现方法，使其能自动选择输入输出码型信号，避免人工操作可能产生的错误，从而大大提高了SDH设备的可靠性、自动性和灵活性。
为达到上述目的，本发明的技术方案是这样实现的一种同步数字系列系统中选择外部时钟源的实现方法，是将2M时钟信号的两种码型信号2Mbit和2MHz分别由2Mbit输入/输出处理单元和2MHz输入/输出处理单元进行处理；其关键在于将当前的2M外部时钟信号直接输入2Mbit输入处理单元和2MHz输入处理单元，该两个输入处理单元对可识别的信号进行处理后，经过锁相送至各自的输出处理单元，之后由CPU控制输出与输入码型相同的2M时钟信号。
所述2M时钟信号为一对差分信号，将正差分信号和负差分信号的输入分别进行处理。该2M时钟信号为2Mbit信号时，其正差分信号和负差分信号的输出分别进行处理。该2M时钟信号为2MHz信号时，其正差分信号和负差分信号的输出在同一处理单元中进行处理，或分别进行处理。
所述2Mbit信号的输入处理和输出处理由同一块芯片实现。
所述的CPU控制输出是由CPU写输出处理单元的输出关断寄存器关断处理电路的输出；或是由CPU写现场可编程逻辑器件(FPGA)中相应的控制寄存器，关断输出继电器及其对应的处理电路输出。
因此，本发明所提供的SDH系统中选择外部时钟源的实现方法，具有以下的优点和特点1)由于省去了手动跳线的操作，由系统自动选择输入输出的时钟信号码型，不仅方便了生产、测试、维护人员的操作，避免了人工操作可能产生的错误，而且提高了设备的可靠性、稳定性、自动性和灵活性。
2)本发明去掉了跳线结构，不仅简化了设备的线路设计，而且降低了设备成本。
3)本发明在输出端分别增加了2MHz和2Mbit的可关断功能，以避免输出的两种时钟信号出现干扰，该功能由软件控制其实现，由于该功能属于芯片自带功能，所以，既提高了时钟接口电路的可靠性，又无需增加系统成本。
4)在背景技术中，由于ITU-T对接口的差分阻抗控制(75Ω)提出了严格的要求，之所以使用跳线，也是因为2Mbit和2MHz必须分别进行75Ω的阻抗控制。而本发明在去除跳线的同时，利用同一套匹配电路同时完成2Mbit和2MHz两路信号的匹配，即在每种码型的两个输入处理单元的输入端之间跨接一个75Ω电阻，如此可成功解决2Mbit和2MHz输入阻抗的控制问题。
图1为现有技术中2M外部时钟源输入输出选择的实现原理框图；图2为本发明实现2M外部时钟源输入输出选择的电路原理框图；图3为本发明实现2M外部时钟源输入输出选择的改进电路原理框图。
具体实施例方式
下面结合附图及具体实施例对本发明再作进一步详细的说明。
图2为本发明实现的电路原理框图，如图2所示，在输入端，将75Ω同轴电缆中的传输信号变为一对差分输入信号，即外时钟输入1和外时钟输入2，直接连至2Mbit输入处理单元和2MHz输入处理单元，分别进行处理。当然，2Mbit输入处理单元和2MHz输入处理单元只识别与自己码型相同的信号，如果不同，比如2Mbit的信号输入至2MHz输入处理单元，该输入处理单元不做任何处理。
图2中，2Mbit和2MHz的输入处理单元1和输入处理单元2分别用于处理正、负差分信号，实际上，2Mbit输入处理单元1和2Mbit输出处理单元1的功能是由同一块处理芯片完成的，同样，2Mbit输入处理单元2和2Mbit输出处理单元2的功能是由同一块处理芯片完成的，该处理芯片可以采用DS2154或是DS21554:E1。对于2MHz的输入输出而言，2MHz输入处理单元1和2MHz输入处理单元2的电路处理结构完全相同，但2MHz输入处理单元和2MHz输出处理单元采用的是不同的处理电路，因为2MHz输入处理单元是一个信号整形电路，用于对输入信号进行整形处理；而2MHz输出处理单元是一个1∶2的差分驱动器，本实施例中，该差分驱动器采用AM26C31。
在输出端，系统预先通知控制时钟源输入输出的CPU，当前输入的2M信号是2Mbit，还是2MHz，由CPU来控制输出的关断，即断开当前不输出的信号流。具体关断方式可以有两种途径一种方法是由CPU写当前输出处理单元的输出关断寄存器，进而关断处理电路的输出，在具体实施例中就是2Mbit可以通过写DS2154的关断寄存器完成关断，2MHz可以通过写AM26C31的关断寄存器完成关断；另一种方法是由CPU写该板上作为逻辑控制中心的现场可编程逻辑器件(FPGA)中相应的控制寄存器，关断输出继电器，从而达到关断输出的目的。
图2中，输出处理单元之后的继电器主要作用是由CPU控制，根据用户配置选择打开2MHz或是2Mbit电路，只在配置时动作。
从图2的2M信号输出部分可以看出2Mbit输出信号B1、B2是由两个独立的处理单元送出去的，那么，可以对2Mbit的两路信号分别进行关断处理；但2MHz的输出信号A1、A2是由同一个处理单元送出去的，这样，如果用户要求两路2M信号的输出码型不同，比如要第一路输出2Mbit，第二路输出2MHz；或是第一路输出2MHz，第二路输出2Mbit，该处理单元无法对2MHz的两路信号进行分别关断处理，就无法满足用户需求，这是由于2MHz输出处理单元采用1∶2的差分驱动器。因此，将本发明的实现方案改进为图3所示的结构，增加一个2MHz输出处理单元，在具体实施例中，也就是增加一片AM26C31差分驱动器，从而将输出信号A1、A2分开，以便于信号的分别关断，其它处理与图2完全相同。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
权利要求
1.一种同步数字系列系统中选择外部时钟源的实现方法，是将2M时钟信号的两种码型信号2Mbit和2MHz分别由2Mbit输入/输出处理单元和2MHz输入/输出处理单元进行处理；其特征在于将当前的2M外部时钟信号直接输入2Mbit输入处理单元和2MHz输入处理单元，该两个输入处理单元对可识别的信号进行处理后，经过锁相送至各自的输出处理单元，之后由CPU控制输出与输入码型相同的2M时钟信号。
2.根据权利要求1所述的方法，其特征在于所述2M时钟信号为一对差分信号，将正差分信号和负差分信号的输入分别进行处理。
3.根据权利要求2所述的方法，其特征在于所述2M时钟信号码型为2Mbit时，其正差分信号和负差分信号的输出分别进行处理。
4.根据权利要求2所述的方法，其特征在于所述2M时钟信号码型为2MHz信号时，其正差分信号和负差分信号的输出在同一处理单元中进行处理。
5.根据权利要求2所述的方法，其特征在于所述2M时钟信号码型为2MHz信号时，其正差分信号和负差分信号的输出分别进行处理。
6.根据权利要求1所述的方法，其特征在于所述2Mbit信号的输入处理和输出处理由同一块芯片实现。
7.根据权利要求1所述的方法，其特征在于所述的CPU控制输出是由CPU写输出处理单元的输出关断寄存器关断处理电路的输出。
8.根据权利要求1所述的方法，其特征在于所述的CPU控制输出是由CPU写现场可编程逻辑器件(FPGA)中相应的控制寄存器，关断输出继电器及其对应的处理电路输出。
全文摘要
本发明公开了一种同步数字系列系统中选择外部时钟源的实现方法，是将2M时钟信号的两种码型信号2Mbit和2MHz分别由2Mbit输入/输出处理单元和2MHz输入/输出处理单元进行处理；其关键在于将当前的2M外部时钟信号直接输入2Mbit输入处理单元和2MHz输入处理单元，该两个输入处理单元对可识别的信号进行处理后，经过锁相送至各自的输出处理单元，之后由CPU控制输出与输入码型相同的2M时钟信号。采用该方法使系统能自动选择输入输出码型信号，避免人工操作可能产生的错误，从而大大提高了SDH设备的可靠性、自动性和灵活性。
文档编号G06F1/12GK1484123SQ02130929
公开日2004年3月24日 申请日期2002年9月17日 优先权日2002年9月17日
发明者崔秀国, 刘维荣, 郭家元 申请人:华为技术有限公司