专利名称：用于i的制作方法
技术领域：
本实用新型涉及一种用于I2C总线电器的预调读写装置，具体地说，涉及一种通用性强、可随机读写的读写装置，适用于I2C总线彩电或其他I2C总线电器的预调。
背景技术：
目前，串行I2C总线技术在电器的机芯上已得到了广泛应用，它在缩短开发周期、简化电路、提高可靠性及批量生产时自动调试等方面起着相当积极的作用，例如在彩电机芯上的应用；彩电机芯开始工作时，主控器件通过数据(SDA)和时钟(SCL)两根I2C线将预先存储在调试器的E2PROM中的参数读出，再由主控器件直接D/A或通过I2C总线将数据送往高频调谐器、解码、伴音、场IC及相关辅助电路进行模拟或逻辑控制，批量生产调试时只要操作调试遥控器，主控器件即适时地将调试数据送往各个I2C模块单元，结束了以往非总线电路通过手动调电位器调试的历史。但批量生产调试时，如果调试器的E2PROM中初始参数设置不当，数据偏离标准太远或杂乱无章，会导致调试时间大大延长，甚至会影响到调试质量，I2C总线在生产调试环节中的优势不能得到发挥。这就需要制作一个标准母片，再将标准母片中的数据复制到被调试设备的各个I2C模块单元。目前各大彩电生产厂商处理该问题的方案是将母片(提供批量记忆的E2PROM初始数据源)分为三类，一为设计母片，即仅提供保证彩电机芯能正常开机的初始数据；二为功能母片，即在设计母片基础上配置有根据不同订单要求机芯所具有的特别功能的数据，为非生产调试数据；三为统称配管母片，在功能母片基础上，综合考虑生产各调试环节所需最佳数据，即增加生产调试数据，该初始数据要保证一二关键数据的基础上，综合物料匹配(包括显象管、高压包、高频头及相关配合电路)决定调试数据。但目前的处理方法有如下弊端1)工作量相当大，因为现有技术中不同类别的被调试设备要求不同的存储母片，同一类别不同要求订单、不同配管、不同电路匹配的被调试设备也要求有不同的存储母片，往往一种被调试设备由于配不同物料，而出现一两百种母片，给母片的制作、管理和使用带来很大的麻烦和可靠性问题；2)只能将整个存储器数据进行全复制。我们最终的操作对象是改变“待调试设备中的I2C存储器”中的数据，典型应用中即彩电机芯上所使用的存储器，而在实际应用中，存储器中只有部分数据要改动，其它数据是不能改变的。现有的这种做法同时覆盖了不该覆盖的地址单元，如由于有些地址单元内放有彩电机芯搜台完成的数据(频段信息、调谐电压数据、图象伴音制式等数据)，全部覆盖的方案使搜台的过程将前功尽弃，需要再搜台，造成重复操作，不利于提高生产效率。
发明内容
本实用新型的主要目的是提供一种通用性强、可随机读写的用于I2C总线彩电预调的读写装置。
本实用新型的次一目的是提供一种适时保护、不易误写入的用于I2C总线彩电预调的读写装置。
为实现上述目的，本实用新型提出的一种用于I2C总线彩电的预调读写装置，包括用于与被调试设备的存储器相连的接口5、微处理器3和存储器4，所述微处理器3为具有I2C总线功能的处理单元，并通过I2C总线分别与用于与被调试设备的存储器相连的接口5和预调读写装置的存储器4相连，所述微处理器3中嵌入有读写程序，用于响应被调试设备类别的信号，对所述存储器4所存储的多种被调试设备的地址数据进行选择并校验，并按照所选择的开放地址在存储器4和被调试设备的存储器之间进行数据的读写。
为方便地址的查找，本实用新型还包括三个双向开关SW3、SW4、SW5，所述三个双向开关SW3、SW4、SW5的一端通过开关切换分别连接直流电压源和地，另一端连接微处理器3的三个输入端，用于将形成的数字信号组合输入到微处理器3中。以确定入口地址，从而确定预调读写装置的存储器4的开放地址。
所述I2C总线为两路，第一路I2C总线1与预调读写装置的存储器4相连，第二路I2C总线2与用于与被调试设备的存储器相连的接口5相连。
为了防止存储器被误写入，本实用新型还包括用于进行高低电平切换的切换开关SW2，微处理器3响应切换开关SW2的高低电平信号，对读和写操作进行选择。所述切换开关SW2为双刀开关，预调读写装置的存储器4同时响应切换开关SW2的高低电平信号，对允许写入和禁止写入的操作进行与读和写相对应的选择。
为数据的安全其起见，所述预调读写装置的存储器4包括用于存储地址数据的地址存储器6和用于存储标准数据的数据存储器7，分别通过I2C总线1与微处理器3相连。
本实用新型的有益效果是(1)通用性强。本实用新型的通用性表现在一个母片存储器可以存储多种被调试设备类别的标准数据，并能准确找到存储地址。通过设定一组数字信号代表被调试设备的类别，将这组数字信号输入到微处理器中，由于微处理器中嵌入有读写程序，可根据数字信号组合确定入口地址，从预调读写装置的地址存储器中读取校验地址和校验数据并与被调试设备的该地址内的数据进行比较，防止人为误设置数字组合信号，如果正确，证明所选的入口地址正确，再从该地址存储器入口地址开始的单元读取待调试设备的开放地址数据。本实用新型依靠入口地址和开放地址，从而保证了一个母片存储器内可存储多种被调试设备类别的标准数据，并能准确找到存储地址。不须配备大量的存储芯片，降低了管理成本和操作难度。
(2)可随机读写。与现有的数据访问都是整个存储器或连续单元相比，本实用新型则是根据所调试设备的实际情况，将需要预调的地址按照母片制作协议预先编辑到预调读写装置的存储器中，在预调读写时，先确定入口地址再确定预调读写装置的存储器的相应的开放地址，而只需要访问开放的地址，不需要访问整个存储器。情况变化后，开放地址又可以随机编辑。由于开放地址可以随机编辑，故读写也根据开放的地址不同变成随机的。与现有的将全部存储器的数据进行全复制相比，本实用新型对于不需要改变数据的存储器的地址不予编辑，即在预调读写装置的存储器的开放地址中没有该存储器的地址，所以在预调读写时不会访问该存储器的相关单元。从而避免了重复的操作，提高了工作效率。
(3)防止误写入。由于本实用新型在向预调读写装置的存储器中写入标准数据时，预调读写装置的存储器被设定允许写入，在从预调读写装置的存储器中读出标准数据向被调试设备的存储器写入时，预调读写装置的存储器被设定禁止写入，从而为存放标准数据的存储器进行适时保护，防止误操作而删除标准数据。
本实用新型的特征及优点将通过实施例结合附图进行详细说明。
图1表示本实用新型的原理方框图。
图2表示本实用新型的最佳实施例的电路图。
图3表示图2电路图中显示电路的具体电路图。
图4表示本实用新型的流程图1。
图5表示本实用新型的流程图2。
具体实施方式
如图1所示的本实用新型的原理方框图，包括用于与被调试设备的存储器相连的接口5、微处理器3和存储器4，所述微处理器3为具有I2C总线功能的处理单元，并通过I2C总线分别与用于与被调试设备的存储器相连的接口5和预调读写装置的存储器4相连，所述微处理器3中嵌入有读写程序，用于响应被调试设备类别的信号，对所述存储器4所存储的多种被调试设备的地址数据进行选择并校验，并按照所选择的开放地址在存储器4和被调试设备的存储器之间进行数据的读写。
其中所述微处理器3中包含有转换装置，用于完成模拟I2C总线，即把I2C总线格式的通讯协议转换为微处理器可识别的格式。
所述I2C总线可以为两路，第一路I2C总线1与预调读写装置的存储器4相连，第二路I2C总线2与用于与被调试设备的存储器相连的接口5相连。
所述预调读写装置的存储器4可以是一个存储器，也可以是两个存储器，即一个是地址存储器，一个是数据存储器。
如图2所示为本实用新型的最佳实施例，微处理器3为具有I2C总线功能的AT89C51单片机，由第一晶振X1两端分别串联第六电容C06、第七C07后接地，组成晶振电路，由第一晶振X1的两端输入到微处理器第18和19脚为其提供工作时钟，由第五电容C05串联第一电阻R01提供开机自动复位信号，第一开关K1顺序串联第二电阻R02及R01构成手动复位电路供系统异常需复位时用。AT89C51微处理器的SDA0脚和SCL0脚通过I2C总线1与地址存储器6和数据存储器7，第八电阻R08和第九电阻R09一端接VCC电源，分别为微处理器的SDA0脚和SCL0脚上拉电阻。AT89C51微处理器的SDA1脚和SCL1脚通过I2C总线2连接到与被调试设备的存储器相连的接口5，第十二电阻R12和第十一电阻R11一端接VCC电源，分别为微处理器的SDA1脚和SCL1脚上拉电阻。此时地址存储器6中预先存放有被调试设备开放项目对应的地址，数据存储器7用于放各地址内的对应数据。被调试设备开放项目对应的地址可根据实际情况进行随机设计，在按照母片制作协议将开放地址随机编辑到地址存储器6中。
为便于设定被调试设备的类别，本实用新型还包括构成被调试设备类别的设定开关的三个双向开关SW3、SW4和SW5，其一端通过开关切换选择接地或接VCC电源，三个双向开关SW3、SW4和SW5的另一端分别输入到AT89C51微处理器，每个双向开关有“0”、“1”两种状态，三个双向开关共有23＝8种状态，即通过三个双向开关的切换，可设定8种被调试设备类别，在地址存储器6和数据存储器7中可同时存储8种被调试设备的数据，AT89C51微处理器根据该设定计算该被调试设备的地址或数据存放单元的入口参数。为了显示被调试设备的类别，三个双向开关SW3、SW4和SW5的另一端还分别输入到一个显示电路11，显示电路11包括一个3-8译码器12和LED显示电路13，如图3所示，开关SW3-SW5输入的8种状态输入到3-8译码器12的A、B、C端，此时一种状态对应Y0-Y7的一种低电平输出，即控制由限流电阻R15-R30、三极管Q1-Q8、发光二极管LED04-LED11构成8种状态的输出显示电路，一种状态对应其中一个LED灯亮，其它灯灭。
为了切换预调读写装置的读写状态和进行与读写状态相应的写保护，本实用新型还包括双刀开关SW2，双刀开关SW2的第一刀14的一端连接微处理器，另一端通过开关的切换连接地或VCC电源，双刀开关SW2的第二刀15的一端连接数据存储器7，另一端通过开关的切换连接地或VCC电源。当双刀开关SW2的第一刀13打到高电平、同时双刀开关SW2的第二刀15打到低电平，即为读模式，此时数据存储器7处于允许写入的状态，微处理器的P2.1端识别高电平为读模式。当双刀开关SW2的第一刀14打到低电平、同时双刀开关SW2的第二刀15打到高电平，即为写模式，此时数据存储器7处于禁止写入的状态。
本实用新型还包括有全写复制功能，双刀开关SW1用于工作方式选择，双刀开关SW1的第一刀16连接微处理器，另一端通过开关的切换连接地或VCC电源，双刀开关SW1的第二刀17的一端连接数据存储器7，另一端通过开关的切换连接地或微处理器的SDA0脚。微处理器的P2.0端识别低电平为“全写”方式。当双刀开关SW1的第一刀16打到低电平、同时双刀开关SW1的第二刀17也打到低电平，即为全写模式，此时将地址存储器6内的全部地址所对应的数据存储器中的全部数据复制到I2C总线2上的被调试设备的存储器中。同时双刀开关SW1断开数据存储器7的时钟(SDA)端，以保证I2C总线1上的地址存储器可以兼容所有容量存储器。同理微处理器的P2.0端识别高电平为“预调”方式。
本实用新型还包括装置的工作状态适时显示电路，由微处理器的P1.1、P1.2、P1.3控制三路LED显示电路完成，由发光二极管LED01指示出错、发光二极管LED02指示等待开始、发光二极管LED03指示本次操作成功。
实际应用时，将与被调试设备的存储器相连的接口5连接被调试设备的具有I2C总线功能的IC模块，设定各开关，是预调读写装置开始工作，其工作流程如图4、5所示。
权利要求1.一种用于I2C总线电器的预调读写装置，包括用于与被调试设备的存储器相连的接口(5)、微处理器(3)和存储器(4)，其特征在于所述微处理器(3)为具有I2C总线功能的处理单元，并通过I2C总线分别与用于与被调试设备的存储器相连的接口(5)和预调读写装置的存储器相连，所述微处理器(3)中嵌入有读写程序，用于响应被调试设备类别的信号，对所述存储器(4)所存储的多种被调试设备的地址数据进行选择并校验，并按照所选择的开放地址在存储器(4)和被调试设备的存储器之间进行数据的读写。
2.如权利要求1所述的预调读写装置，其特征在于所述微处理器(3)中包含有转换装置，用于完成模拟I2C总线。
3.如权利要求1所述的预调读写装置，其特征在于还包括三个双向开关(SW3、SW4、SW5)，所述三个双向开关(SW3、SW4、SW5)的一端通过开关切换分别连接直流电压源和地，另一端连接微处理器(3)的三个输入端，用于将形成的代表被调试设备类别的数字信号组合输入到微处理器(3)中。
4.如权利要求3所述的预调读写装置，其特征在于所述I2C总线为两路，第一路I2C总线(1)与预调读写装置的存储器(4)相连，第二路I2C总线(2)与用于与被调试设备的存储器相连的接口(5)相连。
5.如权利要求4所述的预调读写装置，其特征在于所述预调读写装置的存储器(4)包括用于存储地址数据的地址存储器(6)和用于存储标准数据的数据存储器(7)，分别通过I2C总线(1)与微处理器(3)相连。
6.如权利要求5所述的预调读写装置，其特征在于还包括用于进行高低电平切换的切换开关(SW2)，微处理器(3)响应切换开关(SW2)的高低电平信号，对读和写操作进行选择。
7.如权利要求6所述的预调读写装置，其特征在于所述切换开关(SW2)为双刀开关，数据存储器(7)响应切换开关(SW2)的高低电平信号，对允许写入和禁止写入的操作进行与读和写相对应的选择。
8.如权利要求1所述的预调读写装置，其特征在于还包括用于切换“全写”和“预调”工作模式的双刀开关(SW1)，处理单元(3)响应切换开关(SW1)的高低电平信号，对全写和预调模式进行选择。
专利摘要本实用新型提出了一种用于I
文档编号G06F12/14GK2682492SQ200320114450
公开日2005年3月2日 申请日期2003年11月1日 优先权日2003年11月1日
发明者吴伟, 杨军治, 王勇 申请人:深圳创维－Rgb电子有限公司