专利名称：Ac供电的逻辑电路的制作方法
技术领域：
本发明涉及逻辑电路背景技术包括晶体管、二极管等在内的薄膜电路器件被广泛地用于各种现代电子器件，这些器件包括集成电路、印刷电路板、平板显示器、智能卡、手机及射频标识(RFID)标签。薄膜电路器件通常通过沉积、掩模和蚀刻各种导体、半导体和绝缘层形成薄膜迭层来制成的。
通常，薄膜晶体管根据诸如非晶硅或硒化镉之类的无机半导体材料。最近，针对使用有机半导体材料来形成薄膜晶体管电路进行了有意义的研究和开发。
有机半导体材料提供许多晶体管制作的方面的优点。具体来说，有机半导体材料允许在诸如薄玻璃、聚合体或基于纸的基片之类的柔性基片上制作有机薄膜晶体管(OTFT)。另外，有机半导体材料可以用诸如印刷、模压加工或网板之类的低成本制作技术来形成。虽然OTFT的性能特征随着持续的研究和开发得以改善，器件性能和稳定性还呈现挑战性。
发明内容
通常，本发明针对由交流(ac)电源供电的逻辑电路。本发明可以用于合并基于非晶或多晶硅有机半导体、无机半导体或两者的组合薄膜晶体管的逻辑电路。
将ac电源用于基于薄膜晶体管的逻辑电路能支持满足各种应用的器件性能，同时提高电路的长期稳定性。例如，当OTFT电路由ac电源供电时，OTFT电路可以在延长的工作周期内显示出稳定的性能特征。
增强的稳定性可允许使用OTFT电路来形成各种基于薄膜晶体管的逻辑电路器件，包括反相器、振荡器、逻辑门、寄存器等。这些逻辑电路器件可能会在多种应用中具有实用性，这些应用包括集成电路、印刷电路板、平板显示器、智能卡、手机和RFID标签等。
对于一些应用，ac供电的薄膜晶体管可以消除对ac-dc整流块的需求，从而减少制作装载薄膜晶体管电路的元件的时间、开销、成本、复杂性及尺寸。ac电源直接为逻辑电路供电。具体来说，ac电源直接向一个或多个单个逻辑门提供ac电源波形，而不是通过ac-dc整流块将dc电源加至逻辑门。
在一个实施例中，本发明提供一种电路，它包括排列形成逻辑门的第一晶体管和第二晶体管和用ac电源波形直接为逻辑门充电的交流电(ac)电源。
在另一实施例中，本发明提供一种方法，它包括直接用由交流电(ac)电源产生的交流电(ac)电源波形为由至少一个第一晶体管和第二晶体管所形成的逻辑门供电。
在增加的实施例中，本发明提供一种射频标识(RFID)标签，它包括由至少一个第一晶体管和一个第二晶体管所形成的逻辑门，和将RF能量转换成交流电(ac)电源并直接用该ac电源为逻辑门供电的射频变换器。
在另一实施例中，本发明提供一种射频标识(RFID)系统，该系统包括包括了由至少一个第一晶体管和一个第二晶体管所排列形成的逻辑门在内的RFID标签、将RF能量转换成交流电(ac)电源并直接用该ac电源为逻辑门供电的射频变换器、传送信息的调制器、将RF能量传送至用于由RF变换器转换的RFID标签并读取由调制器传送的信息的RFID读出器。
在另一实施例中，本发明提供包括多个晶体管排列形成一串反相器级的环形振荡器电路(该反相器级耦合形成一个环形振荡器)和用交流电源波形直接为环形振荡器中的反相器级供电的交流电(ac)电源。
本发明能提供多个优点。例如交流电供电的逻辑电路，特别是基于OTFT的逻辑电路相对于直流供电的薄膜晶体管电路可以在延长的周期上显示出增强的稳定性。在环形振荡器的情况中，例如，交流电供电的薄膜晶体管电路可以在比直流电供电薄膜晶体管电路更长的周期内维持振幅。
具体来说，使用稳定的OTFT电路可以用更可靠的性能、耐用性和长寿命促进在更广泛的各种应用中使用OTFT。结果，各种OTFT的应用可以从与OTFT电路相关联的制造优点中受益(例如在玻璃、聚合体或基于纸的基片之类的柔性基片上形成电路并使用低成本制造工艺的能力)。
作为进一步的优点，将交流电源用于薄膜晶体管电路可以消除在一些将直流电源传送至电路的应用中对ac-dc整流元件的需求。因此，通过消除对整流元件的需求，使用交流电源可以减少制造装载薄膜晶体管电路的元件的时间、开销、成本、复杂性和尺寸。
对于RFID标签，作为一个特定的例子，使用ac供电的薄膜电路可以通过消除ac-dc整流元件大大减少标签的成本和尺寸。具体来说，通过消除对前端整流块的需求，ac供电的薄膜逻辑电路可以明显地节省在RFID标签的设计和制造中的成本和尺寸。
附图和以下说明书中列出了这些和其它实施例的其它细节。从说明书、附图和权利要求书中可以明显地看出其它特征、目的和优点。
附图简要说明
图1为示出ac供电的反相电路的电路图。
图2为示出图1的反相电路的模拟的性能的图。
图3为示出基于互补金属氧化物半导体(CMOS)晶体管的ac供电反相电路的电路图。
图4为示出ac供电的NAND门电路的电路图。
图5为示出基于ac供电的薄膜晶体管的NOR门电路的电路图。
图6为示出基于ac供电的薄膜晶体管的带负载电容器的环形振荡器电路的电路图。
图7为示出图6的环形振荡器电路的模拟性能的图。
图8为示出基于ac供电的薄膜晶体管的不带负载电容器的环形振荡器电路的电路图。
图9为示出图8的环形振荡器电路的模拟性能的图。
图10为示出ac供电的薄膜晶体管电路在RFID标签/读出器系统中的应用的方框图。
图11为进一步示出图10的RFID标签/读出器系统的电路图。
图12为进一步示出与图10的RFID标签/读出器系统相关联的读出器的电路图。
图13为示出用ac供电的薄膜晶体管电路构成的RFID标签的模拟输出的图。
图14为示出驱动液晶显示元件的ac供电的反相电路的电路图。
图15为示出驱动发光二极管(LED)的ac供电的反相电路的电路图。
具体说明图1为示出ac供电的反相电路的电路图。反相电路10可包括一个将ac电源供给采用具有负载晶体管16和驱动晶体管18的反相器14形式的逻辑门的交流电源12。各晶体管16、18可以是薄膜场效应晶体管且可以基于非晶或多晶硅无机或有机半导体材料。作为一个例子，可以将诸如并五苯之类的有机半导体材料用于形成OTFT。另选地，可以通过组合有机和无机半导体材料来形成电路10，例如，形成互补金属氧化物半导体(CMOS)的反相电路。例如，在一些应用中，反相电路10可由NMOS无机场效应晶体管和PMOS有机场效应晶体管形成。当使用OTFT时，晶体管16、18可能特别适用于用低成本制作技术制作并且对于一些应用可以形成在柔性基片上。
交流电源12用ac电源波形直接为反相器14供电。在反相器接收ac电源波形而不是由ac-dc整流元件产生的直流电源的意义上，ac电源直接供给反相器14。因此，如果反相器仍接收ac电源波形而不是直流电源信号作为工作功率，在ac电源12和反相器14之间可存在插入电路(intervening circuit)。在图1的例子中，ac电源波形直接加到负载晶体管16公共栅极和漏极连接及与驱动晶体管18的源极耦合的接地连接的两端。
使用ac电源12为基于薄膜晶体管的逻辑电路供电，诸如图1中的反相器14，能支持满足各种应用的器件性能，同时提高电路的长期稳定性。例如，当反相器14由ac电源12直接供电时，该反相器相对于dc供电的反相器，特别对有机半导体材料，会在延长的工作周期呈现出稳定的性能特征。又，对于一些应用，反相器14的交流工作会消除对向反相器供电的ac-dc整流元件需求。提供给反相电路10的ac电源波形可以具有各种规则的形状，例如，正弦曲线、正方形或锯齿形。另外，在一些实施例中，ac电源波形可以具有不规则形状。因此，ac电源波形显示出交流电流但不限于任何特定的形状。不过，在许多应用中，ac电源波形可以是正弦波形。
如图1所示，负载晶体管16的栅极和漏极与ac电源12耦合。驱动晶体管18的漏极与负载晶体管16的源极相耦合，而驱动晶体管的源极接地。信号源20用例如逻辑信号来驱动该驱动晶体管18的栅极。相应地，反相器14产生一个反相的输出22，该输出可以跨负载电容24输出。负载电容24用于滤出呈现在输出中的一些交流电压以使输出信号更清楚。过滤的数量取决于负载电容24的电容和ac电源的频率。如果耦合反相器10来驱动一个或多个附加的逻辑门，则负载电容24可以通过在与输出22耦合的逻辑门中重叠的栅极/源极产生的输入电容形成。
在后续逻辑门中的驱动晶体管18的制造期间可以控制栅极/源极重叠以在负载电容24中产生希望的电容大小。另选地，可以独立地形成负载电容24，特别当输入出22不驱动另一逻辑门时。在一些实施例中，负载晶体管16的栅极宽度与栅极长度比可以大于或等于驱动晶体管18的栅极宽度与栅极长度的比。在此情况下，电路的直流电(dc)供电会导致逻辑门的劣操作(对于NMOS或PMOS设计)，因为减小的增益。例如，如果不是直流电供电，基于此设计的NMOS或PMOS环形振荡器不会工作。负载晶体管16的栅极宽度与栅极长度比可以大于或等于驱动晶体管18的栅极宽度与栅极长度比的另一优点是可以减小总的电路面积。
图2为示出图1的反相电路的模拟的性能的图。具体来说，该图示出在一个周期内信号电压转换。为了此模拟，将晶体管16、18模拟成PMOS有机场效应晶体管。在图2中，迹线25为由信号源20加到驱动晶体管18的栅极上的输入信号波形。迹线26为在输出22由反相器14产生的输出信号波形。在图2的例子中，输入信号波形在逻辑‘0’状态28和逻辑‘1’状态27之间转换。相应地，反相器14响应于该输入信号波形产生一个反相的输出，即，逻辑‘1’状态32和逻辑‘0’状态30，如图2中所示。反相器14显示出与加至负载晶体管16的ac电压及形成反相器的半导体材料的迁移率的相关性相反，并与晶体管16、18及任何可以被独立地加到反相电路10的外部电容成比例的传播延迟。ac电流12可以具有由小于反相器14的传播延迟时间的周期为特征的频率。
在图2的例子中，ac电源12产生一个具有125kHz频率和80伏特的峰间振幅值的正弦波形。又，信号源20产生一个在约0和-15伏特之间约100Hz的方波输入信号波形。反相器14响应于由ac电源12施加的ac电源波形切换到“on”，并用于倒置由信号源20提供的输入信号波形。可以将反相器14的输出22加至附加逻辑电路。另外，多个反相器14可以组合成多个逻辑元件，例如振荡器、逻辑门、寄存器等。虽然图1中所示的反相器用作逻辑门，在某些情况下，反相电路也可以用作模拟放大器。另外，反相器10可以用于驱动多个负载，包括诸如液晶显示(LCD)元件之类的显示器元件，或包括有机发光二极管(0LED)在内的发光二极管(LED)。
图3为示出基于合并互补金属氧化物半导体(CMOS)晶体管的ac供电反相电路的电路图。如图3所示，p沟道晶体管16的源极与ac电源12相耦合。n沟道晶体管19具有与晶体管16的漏极相耦合的漏极。另外，晶体管16、19的栅极耦合在一起并由信号源20驱动。信号源20用例如逻辑信号驱动晶体管16、19的栅极。晶体管19的源极接地。晶体管16的源极和晶体管19的漏极耦合在一起以形成反相电路14’的输出22。响应于该逻辑信号，反相电路14’产生一个反相的输出22。在一些实施例中，负载电容可以耦合在输出22和接地之间。又，负载电容可以由与反相电路14’的输出相耦合的后续逻辑门的输入电容形成。另选地，可以独立地形成负载电容以为输出22提供希望的负载电容。
图4为示出ac供电的NAND门电路的电路图。如图4所示，负载晶体管16的栅极和漏极与ac电源12相耦合。第一驱动晶体管18A的漏极与负载晶体管16的源极相耦合。第二驱动晶体管18B的漏极与第一驱动晶体管18A的源极相耦合。第二驱动晶体管18B的源极接地。第一和第二信号源20A、20B分别驱动驱动晶体管18A、18B的栅极。相应地，NAND门23产生一个逻辑NAND输出22。晶体管16、18A、18B形成一个NAND门。NAND电路21是可响应于由ac电源12直接传送到NAND电路的ac电源信号工作的。在一些实施例中，负载电容可以与输出22并联。负载电容可以由NAND电路21的输出22所驱动的逻辑门的输入电容独立形成或实现。
图5为示出基于ac供电的薄膜晶体管的NOR门电路25的电路图。图5表示根据本发明的用ac电源工作的基于薄膜晶体管的逻辑电路的另一个例子。如图5所示，负载晶体管16的栅极和漏极与ac电源12相耦合。晶体管16、29A、29B形成一个NOR门27。第一和第二驱动晶体管29A、29B的漏极与负载晶体管16的源极相耦合，并耦合至输出22。第一和第二驱动晶体管29A、29B的源极接地。第一和第二信号源31A、31B分别驱动这两个驱动晶体管29A、29B的栅极。相应地，NOR门27产生一个逻辑NOR输出22。NOR电路25可响应于由电源12传送的ac电源信号工作。在一些实施例中，负载电容可以与逻辑NOR输出22并联。负载电容可以由NOR电路25的输出22所驱动的逻辑门的输入电容独立形成或实现。
图6为示出基于ac供电的薄膜晶体管的带负载电容器的环形振荡器电路33。环形振荡器电路33是可以用ac供电的逻辑门实施的另一电路的例子，例如，包括基于OTFT的反相器级。如图6所示，环形振荡器电路33包括奇数个串联的反相器级。在图6的例子中，环形振荡器电路33包括7个各具有负载晶体管34A-34G和驱动晶体管35A-35G的反相器级36A-36G。环形振荡器电路33中的各晶体管34、35为ac供电的薄膜场效应晶体管。例如，ac电源12将ac电源传送给负载晶体管34的栅极和漏极。驱动晶体管35的源极接地。
在图6的例子中，各反相器级36具有与各负载电容38A-38G并联的输出。例如，反相器级36A的输出与负载电容38B并联，而反相器级36G与负载电容38A并联。各电容38可由各反相器级的输入所驱动的后续反相器级36的驱动晶体管35中的栅极/源极叠加产生的输入电容形成的。最后一个反相器级36G的输出40与第一反相器级36A中的驱动晶体管35A的栅极相耦合以提供反馈。如同图1的反相电路10那样，图6的环形振荡器电路33响应于由ac电源12传送的ac电源波形工作。在工作期间，环形振荡器电路33提供一个时钟信号。例如，环形振荡器电路33中各反相器级36的输出可以被抽头以提供一个具有希望相位的时钟信号。
图7为示出图6的环形振荡器电路的模拟性能的图。如图7所示，环形振荡器电路33产生一个以高波峰42和低波峰43为特征的振荡输出波形41。在图7的例子中，ac电源12产生一个频率为125KHz且峰间振幅为40伏特的正弦波形。图7中的振荡输出波形41显示出约为300Hz的频率。通常，由环形振荡器电路产生的输出波形会具有一个取决于反相器级36的个数和由单个反相器级产生的传播延迟的频率。传播延迟与提供给环形振荡器电路33的ac电源和半导体材料的迁移率的相关性相反并与反相器级36中呈现的任何可用寄生或外部电容成比例。
图8为示出基于ac供电的薄膜晶体管的不带电容器38的环形振荡器电路33’的电路图。图9为示出图8的环形振荡器电路33’的模拟性能的图。图8的环形振荡器电路33’基本与图6的环形振荡器电路33相一致，但在各反相器级36的输出不包括电容38。没有电容38时，图9中包括峰值44和46的的振荡器输出波形41’显示更多125kHz的ac电源波形。
诸如环形振荡器电路33之类的薄膜晶体管电路的工作也可以具有更高的ac电源频率。据观察，基本与环形振荡器电路33相一致的环形振荡器电路以6MHz类的ac电源频率工作。随着半导体迁移率的增加，有理由预期本文所述的环形振荡器电路可以使用高于MHz的ac电源频率。
图10为示出ac供电的薄膜晶体管电路在RFID标签/读出器系统55中的应用的方框图。由于下列多种原因，在RFID标签中使用基于ac供电的薄膜晶体管的电路可能特别理想的。如图10所示，系统55可包括读出器单元56、RFID标签58。
读出器单元56可包括射频(RF)源62和读出器64。RF源62将RF能量发送至RFID标签58以提供电源。以此方式，RFID标签58不需要装载诸如电池之类的独立电源。相反，RFID标签58可以在读出器单元56和RFID标签之间的无线空气中的两端供电的。为了实现此目的，读出器单元56包括一个实际上用作传送和接收RF能量的天线的电感器59。
如图10中进一步示出的，RFID标签可包括ac电源66。如下所述，ac电源66可用于将读出器单元56传送的RF能量转换成用于传送至RFID标签58装载的薄膜晶体管电路的ac电源。电容77还可以与电感器67并联。RFID标签58还包括时钟电路68、数据电路70、控制逻辑电路72、输出缓冲器电路74和调制反相器76，其中的一个或多个可以由薄膜晶体管电路的排列形成。
时钟68驱动控制逻辑电路72输出来自数据电路70的数据，该数据电路可包括多条传送标识码的数据线。输出缓冲器电路74缓存来自控制逻辑电路72的输出。调制反相器76又通过电感器67调制由读出器单元56翻译的缓冲的输出。例如，调制反相器76通过调制加在电感器67两端的信号传送信息。
图11为进一步示出图10的RFID标签/读出器系统55的电路图。如图11所示，RF源62可包括经过电感器59传送ac输出信号的ac产生器71。对于某些应用，ac产生器71可以取具有频率约125kHz电流约0至5安培的输出的正弦电流源的形式。
电感器59和67形成用于RF源和RFID标签58之间的RF能量的电磁耦合的变压器。选择电阻73来限流。电容77与ac电源66中的电感67并联以形成根据下列等式控制ac电源的频率的并联谐振回路f=12πLC,]]>其中，L为电感67的电感，而C为电容77的电容。用50μH的电感和32nF的电容，电感67和电容77产生一个约125KHz的谐振频率。因此，在此例中，ac电源66的输出是频率约为125KHz的正弦波形。然后将此波形通过终端AC POWER和COMMON提供给图11所表示的时钟电路68、控制逻辑72、数据线70和输出缓冲器74。
图11描述了传送n位识别码的RFID标签58。为了便于示例，RFID标签58装载一个由数据线70指定的7位识别码。在许多应用中，RFID标签58可装载大得多的识别码，例如，31位、63位或127位码。在一些实施例中，选择的数据线70可以传送用于起始位标识、数据流同步和误差校验的信息。在图11的例子中，时钟电路68为由串联成反馈环的7个反相器级形成的环形振荡器。
图11的环形振荡器可以类似于图6和8和环形振荡器33或33’。两个连续的反相器的输出被加至控制逻辑72中设置的各NOR门。以此方式，用7个NOR在由环形振荡器产生的各时钟周期产生一个7个脉冲的序列。注意控制逻辑72中NOR门的个数是可变的。又，原则上，此排列可以延长至更大的位数，例如，n＝31、63或127。
所示的与数据线70串联的开关在一端与各NOR门输出相连。如果开关关，各数据线与NOR门输出相耦合，如果开关开，则将NOR门输出作为一个输入耦合到控制逻辑72中的7输入OR门。
在图11中的例子中，第二和第四数据线(从左至右)的开关关。结果，数据线70存储7位识别码″1010111″。开关可以由例如从NOR门输出延伸到接地的金属线制成。在有效地制造开路开关时可以有意断开或连接接地的电连接，籍此将唯一识别码编码成RFID标签58的数据线70。可以通过诸如激光蚀刻、机械划线、电熔融或网板等各种制造工艺来断开电连接。
将控制逻辑72中的7输入OR门的输出加至输出缓冲器74中串联的缓冲放大器以帮助将逻辑电路的输出电阻与调制反相器76的输入电阻匹配。输出缓冲器74中的缓冲放大器的输出被加至调制反相器76的输入。具体来说，将信号TAG OUTPUT提供给与调制反相器76相关联的驱动晶体管的栅极。然后，调制反相器76调制由电感器67主电容77形成的谐振回路的Q以提供载波信号的振幅调制。以此方式，将接收到的缓冲输出传送至读出器单元56使识别码可以由读出器64读出。具体来说，读出器64处理经电感器59在L_抽头处接收到的信号。
图12为进一步示出与图10的RFID标签/读出器系统55相关联的读出器的电路图。读出器64通过L_抽头接收到的包含载波信号的信号，例如，可由1KHz级别的TAG OUTPUT信号根据时钟电路68频率所调制的125KHz信号。在低结电容信号二极管用于解调信号。低通滤波器部分80去除载波频率并可包括电感84、电容86、电阻88、电感90、电容92和电阻94。放大级82包括非反相结构的放大器98，以及具有与反相端相耦合的电阻96和反馈电阻100。
图13为示出用图10-12所示的ac供电的薄膜晶体管电路构成的RFID标签的模拟输出的图。具体来说，图13示出从输出缓冲器74产生的信号TAG OUTPUT的转变。如图13所示，在将ac电源波形用于时钟电路68、控制逻辑72、数据线70和输出缓冲器74时，该电路可以产生一串依照时钟电路68的序列的脉冲。
图13示出由数据线70指定的识别码在位0(102)、位1(104)、位2(106)、位3(108)、位4(110)、位5(112)和位6(114)之间转变。具体来说，从图13可以看出7位码在与代码1010111相应的图形中由高至低转变。因此，该图形可以容易地由读出器64解决以确定由RFID标签58传送的识别码。
图14为示出驱动液晶显示元件118的ac供电的反相电路116的电路图。在图14的例子中，反相电路116基本上与图1的反相电路10相一致。然而，反相器114的输出驱动液晶显示元件118。具体来说，液晶显示元件118的一个电极与负载晶体管16的源极以及驱动晶体管18的漏极相耦合。液晶显示元件118的另一电极接地。
图15为示出驱动发光二极管(LED)122的ac供电的反相电路122的电路图。反相电路120基本上与图1的反相电路10相一致，但驱动LED 122。LED 22的阴极与负载晶体管16的源极以及驱动晶体管18的漏极相耦合。LED 22的阳极接地。
本发明有多个优点。例如，ac供电的逻辑电路，特别是基于OTFT的逻辑电路相对于dc供电的薄膜电路可以在更长的周期显示出稳定的性能。虽然dc供电的OTFT逻辑电路随着时间的过去似乎经过了阈电压的显著变化，ac供电的OTFT逻辑电路的整个性能似乎变得不那么快。相反，ac供电的OTFT似乎在延长的周期更稳定。
在环形振荡器的情况下，例如ac供电的OTFT电路相对于dc供电的OTFT电路，似乎在长得多的周期维持振荡振幅。当用dc为基于OTFT的环形振荡器供电并在时间上监控时，振荡振幅可显示出相当快的减小。然而，当相同类型的环形振荡器为ac供电时，不出现快速减小。具体来说，6个小时的连续观察到的ac供电的基于OTFT的环形振荡器的振荡振幅是不变的，与在10分钟之内显示出性能变化的dc供电的基于OTFT的环形振荡器相反。
使用稳定而可靠的OTFT电路可以用更可靠的性能、耐用性和长寿命促进在更广泛的各种应用中使用OTFT。结果，各种ac供电的OTFT电路的应用(包括本文所述的)可以从与OTFT电路相关联的制造优点中受益(例如在柔性基片上形成电路并使用低成本制造工艺的能力)。
作为进一步的优点，将交流电源用于薄膜晶体管电路可以消除在一些将直流电源传送至电路的应用中对ac-dc整流元件的需求。因此，通过消除对整流元件的需求，使用交流电源可以减少装载薄膜晶体管电路的元件的制造时间、开销、成本、复杂性和尺寸。
对于RFID标签，作为一个特定的例子，使用ac供电的薄膜电路可以通过消除ac-dc整流元件大大减少标签的成本的尺寸。另外，RFID标签可以从与OTFT电路相关联的性能和可靠性优点中受益，很可能产生新的应用RFID技术的机会。例如，ac供电的OTFT的增加的可靠性可以允许无论何种形式的RFID标签与读出器单元一起更连续或甚至持久地工作的应用。
本文所述可用于形成ac供电的逻辑电路的薄膜晶体管可以有多种形式并可用各种制造过程来制造。例如，薄膜晶体管可包括有机半导体材料、无机半导体材料或两者的组合。对一些应用，可以使用有机和无机半导体材料形成CMOS薄膜晶体管。这里所述的可用于形成ac供电的逻辑电路的薄膜晶体管可包括，但不限于，根据美国专利号6,433,359；美国专利申请号10/012,654，申请日2001年11月2日；美国专利申请号10/012,655，申请日2001年11月5日；美国专利申请号10/076,174,10/076,005和10/076,003，申请日全部为2002年2月14日；及美国专利申请号10/094,007，申请日2002年3月7日中所述的工艺制造的薄膜晶体管。
可以不偏离本发明的精神和范围作出各种修改。这些和其它实施例在下列权利要求的范围内。
权利要求
1.一种电路，其特征在于，包括排列形成逻辑门的第一晶体管和第二晶体管；和交流电(ac)电源，用ac电源波形直接为逻辑门充电。
2.如权利要求1所述的电路，其特征在于，所述逻辑门包括反相器、NOR门和NAND门中的一个。
3.如权利要求1所述的电路，其特征在于，所述逻辑门形成模拟放大器。
4.如权利要求1所述的电路，其特征在于，还包括显示元件，其中耦合所述逻辑门以驱动所述显示元件。
5.如权利要求4所述的电路，其特征在于，所述显示元件包括发光二极管和液晶显示元件中的一个。
6.如权利要求1所述的电路，其特征在于，还包括与所述逻辑门的输出耦合的负载电容。
7.如权利要求6所述的电路，其特征在于，所述逻辑门为第一逻辑门且该电路还包括第二逻辑门，其中所述第一逻辑门的输出驱动所述第二逻辑门的输入，且其中所述负载电容至少部分由第二逻辑门的输入电容形成。
8.如权利要求1所述的电路，其特征在于，所述电路还包括一串反相器级，耦合所述反相器级以形成至少部分环形振荡器。
9.如权利要求8所述的电路，其特征在于，还包括多个数据线；和多个响应于环形振荡器产生的时钟信号从所述数据线选择性地输出数据的逻辑门。
10.如权利要求9所述的电路，其特征在于，所述晶体管包括多个排列形成至少部分逻辑门的薄膜晶体管。
11.如权利要求1所述的电路，其特征在于，所述ac电源波形具有比逻辑门的传播延迟时间短的周期。
12.如权利要求1所述的电路，其特征在于，至少一个所述晶体管为有机薄膜晶体管。
13.如权利要求12所述的电路，其特征在于，至少一个所述晶体管为基于并五苯的。
14.如权利要求1所述的电路，其特征在于，至少一个所述晶体管是基于非晶硅的。
15.如权利要求1所述的电路，其特征在于，所述逻辑门包括一CMOS逻辑门。
16.如权利要求1所述的电路，其特征在于，所述晶体管在柔性基片上形成。
17.如权利要求1所述的电路，其特征在于，所述逻辑门形成部分射频标识(RFID)标签。
18.如权利要求1所述的电路，其特征在于，所述第一晶体管为负载晶体管而所述第二晶体管为驱动晶体管，且其中所述负载晶体管的栅极宽度与栅极长度的比大于或等于驱动晶体管的栅极宽度与栅极长度的比。
19.一种方法，其特征在于，包括用由交流电(ac)电源产生的交流电(ac)电源波形为由至少一个第一晶体管和第二晶体管所形成的逻辑门供电。
20.如权利要求19所述的方法，其特征在于，所述逻辑门包括反相器、NOR门和NAND门中的一个。
21.如权利要求20所述的方法，其特征在于，还包括将逻辑门用作模拟放大器。
22.如权利要求20所述的方法，其特征在于，还包括用所述逻辑门驱动所述显示元件。
23.如权利要求22所述的方法，其特征在于，所述显示元件包括发光二极管和液晶显示元件中的一个。
24.如权利要求19所述的方法，其特征在于，还包括将所述负载电容与所述逻辑门的输出耦合。
25.如权利要求24所述的方法，其特征在于，所述逻辑门为第一逻辑门且该方法还包括用所述第一逻辑门的输出驱动所述第二逻辑门的输入，且其中所述负载电容至少部分由第二逻辑门的输入电容形成。
26.如权利要求19所述的方法，其特征在于，所述逻辑门包括一串反相器级，耦合所述反相器级以形成至少部分环形振荡器。
27.如权利要求26所述的方法，其特征在于，还包括响应于环形振荡器产生的时钟信号选择性地从多个数据线输出数据。
28.如权利要求27所述的方法，其特征在于，所述晶体管包括排列形成至少部分逻辑门的多个薄膜晶体管。
29.如权利要求19所述的方法，其特征在于，所述ac电源波形具有比逻辑门的传播延迟时间短的周期。
30.如权利要求19所述的方法，其特征在于，至少一个所述晶体管为有机薄膜晶体管。
31.如权利要求30所述的方法，其特征在于，至少一个所述晶体管为基于并五苯的。
32.如权利要求19所述的方法，其特征在于，至少一个所述晶体管为基于非晶硅的。
33.如权利要求19所述的方法，其特征在于，所述逻辑门包括一CMOS逻辑门。
34.如权利要求19所述的方法，其特征在于，所述晶体管在柔性基片上形成。
35.如权利要求19所述的方法，其特征在于，所述逻辑门形成部分射频标识(RFID)标签。
36.如权利要求19所述的方法，其特征在于，所述第一晶体管为负载晶体管而所述第二晶体管为驱动晶体管，且其中所述负载晶体管的栅极宽度与栅极长度的比大于或等于驱动晶体管的栅极宽度与栅极长度的比。
37.一种射频标识(RFID)标签，其特征在于，包括由至少一个第一晶体管和第二晶体管所形成的逻辑门；和将RF能量转换成交流电(ac)电源并直接用该ac电源为逻辑门供电的射频变换器。
38.如权利要求37所述的RFID标签，其特征在于，逻辑门包括反相器、NOR门和NAND门中的一个。
39.如权利要求37所述的RFID标签，其特征在于，所述逻辑门形成模拟放大器。
40.如权利要求37所述的RFID标签，其特征在于，还包括与所述逻辑门的输出耦合的负载电容。
41.如权利要求40所述的RFID标签，其特征在于，所述逻辑门为第一逻辑门且该电路还包括第二逻辑门，其中所述第一逻辑门的输出驱动所述第二逻辑门的输入，且其中所述负载电容至少部分由第二逻辑门的输入电容形成。
42.如权利要求37所述的RFID标签，其特征在于，所述电路还包括一串反相器级，耦合所述反相器级以形成至少部分环形振荡器。
43.如权利要求42所述的RFID标签，其特征在于，还包括多个数据线；和多个响应于环形振荡器产生的时钟信号从所述数据线选择性地输出数据的逻辑门。
44.如权利要求43所述的RFID标签，其特征在于，所述晶体管包括多个排列形成至少部分逻辑门的薄膜晶体管。
45.如权利要求37所述的RFID标签，其特征在于，所述ac电源波形具有比逻辑门的传播延迟时间短的周期。
46.如权利要求37所述的RFID标签，其特征在于，至少一个所述晶体管为有机薄膜晶体管。
47.如权利要求37所述的RFID标签，其特征在于，至少一个所述晶体管为基于并五苯的。
48.如权利要求37所述的RFID标签，其特征在于，至少一个所述晶体管为基于非晶硅的。
49.如权利要求37所述的RFID标签，其特征在于，所述逻辑门包括一CMOS逻辑门。
50.如权利要求37所述的RFID标签，其特征在于，所述晶体管在柔性基片上形成。
51.如权利要求37所述的RFID标签，其特征在于，所述第一晶体管为负载晶体管而所述第二晶体管为驱动晶体管，且其中所述负载晶体管的栅极宽度与栅极长度的比大于或等于驱动晶体管的栅极宽度与栅极长度的比。
52.一种射频标识(RFID)系统，其特征在于，包括RFID标签，包括由至少一个第一晶体管和第二晶体管所排列形成的逻辑门；将RF能量转换成交流电(ac)电源并直接用该ac电源为逻辑门供电的射频变换器和传送信息的调制器；和将RF能量传送至用于由RF变换器转换的RFID标签并读取由调制器传送的信息的RFID读出器。
53.如权利要求52所述的系统，其特征在于，所述逻辑门包括反相器、NOR门和NAND门中的一个。
54.如权利要求52所述的系统，其特征在于，所述逻辑门形成模拟放大器。
55.如权利要求52所述的系统，其特征在于，还包括与所述逻辑门的输出耦合的负载电容。
56.如权利要求55所述的系统，其特征在于，所述逻辑门为第一逻辑门且该电路还包括第二逻辑门，其中所述第一逻辑门的输出驱动所述第二逻辑门的输入，且其中所述负载电容至少部分由第二逻辑门的输入电容形成。
57.如权利要求52所述的系统，其特征在于，所述RFID标签包括一串反相器级，耦合所述反相器级以形成至少部分环形振荡器。
58.如权利要求57所述的系统，其特征在于，还包括多个数据线；和多个响应于环形振荡器产生的时钟信号从所述数据线选择性地输出数据的逻辑门。
59.如权利要求58所述的系统，其特征在于，所述晶体管包括多个排列形成至少部分逻辑门的薄膜晶体管。
60.如权利要求52所述的系统，其特征在于，所述ac电源波形具有比逻辑门的传播延迟时间短的周期。
61.如权利要求52所述的系统，其特征在于，至少一个所述晶体管为有机薄膜晶体管。
62.如权利要求61所述的系统，其特征在于，至少一个所述晶体管为基于并五苯的。
63.如权利要求52所述的系统，其特征在于，至少一个所述晶体管为基于非晶硅的。
64.如权利要求52所述的系统，其特征在于，所述逻辑门包括一CMOS逻辑门。
65.如权利要求52所述的系统，其特征在于，所述晶体管在柔性基片上形成。
66.如权利要求52所述的系统，其特征在于，所述第一晶体管为负载晶体管而所述第二晶体管为驱动晶体管，且其中所述负载晶体管的栅极宽度与栅极长度的比大于或等于驱动晶体管的栅极宽度与栅极长度的比。
67.一种环形振荡器电路，其特征在于，包括多个排列形成一串反相器级的晶体管，所述反相器级耦合形成一个环形振荡器；和用交流电源波形直接为环形振荡器中的反相器级供电的交流电(ac)电源。
68.如权利要求67所述的环形振荡器电路，其特征在于，所述至少一个晶体管为基于并五苯的。
69.如权利要求67所述的环形振荡器电路，其特征在于，所述晶体管在柔性基片上形成。
全文摘要
将ac电源用于基于薄膜晶体管的逻辑电路能支持满足各种应用的器件性能，同时提高电路的长期稳定性。例如，当基于有机薄膜晶体管(OTFT)的逻辑电路由ac电源供电时，该逻辑电路可以在延长的工作周期呈现出稳定的性能特征。增强的稳定性可允许使用OTFT电路来形成各种电路器件，包括反相器、振荡器、逻辑门、寄存器等。这些电路器件可能会在多种应用中具有实用性，这些应用包括集成电路、印刷电路板、平板显示器、智能卡、手机和RFID标签等。在一些应用中，ac供电的逻辑电路可以消除对ac－dc整流块的需求，从而减少装载薄膜晶体管电路的元件的制作时间、开销、成本、复杂性及的尺寸。
文档编号G06K19/077GK1729624SQ200380107079
公开日2006年2月1日 申请日期2003年12月15日 优先权日2002年12月23日
发明者P·F·鲍德, M·A·哈泽 申请人:3M创新有限公司