分配记忆装置地址之方法及电路的制作方法

专利名称：分配记忆装置地址之方法及电路的制作方法
技术领域：
本发明系相关于一种为了连接至一控制芯片之一或多内存装置而将内存装置地址分配给该缓冲芯片之方法，本发明亦相关于可使用于将内存装置地址分配给内存装置之缓冲芯片。
背景技术：
对非常快速及高密度之内存架构而言，如DDR-II(double data rate，双倍数据传输速率)，“缓冲芯片”将是将来所必须的，这些缓冲芯片系使得现今使用于DDR及DDR-II系统中之“存根”总线(“STUB”bus)被取代，正如该总线取代点对点(point-to-point，P2P)连接或点对两点(point-to-two-point，P22P)连接一样。而如此之连接所具有的优点是，有可能使数据传输率远大于1Gbps，藉由串行缓冲芯片，其亦使大量的缓冲芯片彼此连接在一起(菊环链，daisy chain)成为可能，并使仅在一内存总线上产生具有非常海量存储器装置之内存系统成为可能。
正常而言，一缓冲芯片，例如使用于一计算机系统中的缓冲芯片，与一或多内存装置一起，会形成一内存模块，而该内存模块可以为，举例而言，DIMM模块之形式。因为该内存模块最初并不具有永久地址分配，所以当计算机系统已开始或重新开机后，所有必须做的事之首要就是分配内存装置地址给个别的内存模块，但由于如此具有缓冲芯片之内存模块并没有藉由一共同总线而彼此连接，所以不可能利用习知的方法来分配内存装置地址，相反地，内存模块系为串行配置，而每一内存模块系具有一输入端及一输出端，并且一缓冲芯片之输出端与下一缓冲芯片之输入端系为相连接。

发明内容
本发明之一目的系为提供一种用于分配可与前述缓冲芯片及其间之相互连接一起使用之内存装置地址之方法，本发明之目的亦在于提供一种在具有复数个缓冲芯片之总线系统中分配内存装置地址之方法，本发明之再一目的则在于提供可用于提供内存装置地址给个别内存模块之缓冲芯片。
本发明之第一方面的构想系在于提供一种为了连接至一缓冲芯片之一或多内存装置而将内存装置地址分配给该缓冲芯片的方法。在一正常模式中，该内存装置地址可被用于寻址该已连接之内存装置，而该内存装置之该内存装置地址系在一起始模式时进行分配。在此例子中，首先，先接收该第一起始资料，而该第一起始资料系载明可利用之内存装置地址，接着，使内存装置地址与连接至该缓冲芯片之一或多内存装置产生关连，而在此例子中，该产生关连之内存装置地址系选自该可利用之内存装置地址，然后，产生第二起始资料，而在该第二起始资料中，系藉由与连接至该缓冲芯片之该内存装置产生关连之该内存装置地址而减少根据该第一起始资料而为可利用之该内存装置地址，然后，该第二起始资料被传送出去，并因此该第二起始资料对连接至下一内存模块之下一缓冲芯片或对一内存存取控制单元而为可利用。
本发明之方法所具有之优点是，该缓冲芯片会辨识与其产生关连之内存装置，并分配给它们不会与已经配置之内存装置地址产生冲突之个别的内存装置地址，而这乃是由于该缓冲芯片系接收可利用之内存装置地址而作为第一起始资料并从其中选择一些该缓冲芯片配置给与其连接之内存装置之内存装置地址而成为可能。
为了使该内存装置地址能为另一缓冲芯片或一内存存取控制单元(内存控制器)所利用，系产生第二起始资料，所以，举例而言，下游的缓冲芯片会接收关于在内存装置地址已进行配置后有哪些内存装置仍为可利用以及有哪些正在使用中之信息。该第二起始资料因此会包括关于哪些内存装置地址在该缓冲芯片已经将内存装置地址配置给与其连接之内存装置后仍然为可利用之信息。
较佳地是，该第一起始资料系包括一些位，而每一该位系对应于一内存装置之一地址。也就是说，当一位已经被设定时，可利用此位而加以寻址之内存装置的其中之一系被寻址。
较佳地是，该起始模式系于该缓冲芯片已被重置之后或于该缓冲芯片已被开启之后开始，而该起始模式系于该内存装置地址之分配决定时结束。只要缓冲芯片及与其连接之内存装置一被开启或重置，这将会自动激活分配内存装置地址的方法。
相同的，可以做出该起始模式会由于指令资料已经接收完而开始之规定，而这是开始起始模式的第二个选择。较佳地是，在缓冲芯片之开启或重置之后，紧跟着已分配给该缓冲芯片之一任意的内存装置地址，所以，发送至该任意内存装置地址之指令资料则由该缓冲芯片所接收，这则确保个别之缓冲芯片亦可以安全地接收指令资料，以及发送至该任意内存装置地址之指令资料可以由正在接收之缓冲芯片所接收。
较佳地是，在正常模式中，该缓冲芯片系可以接收资料并将该资料并列地递送至该一或多内存装置，而该缓冲芯片也可以接收源自该一或多已连接之内存装置之资料并可以将该资料串行地传送。这则使得自及至该缓冲芯片的高数据传输率可以被转换成在缓冲芯片及内存电路间较低之数据传输资料率。
本发明之更进一步的观点系在于提供一种用于分配内存装置地址至一第一及一第二缓冲芯片之方法。该第一及该第二缓冲芯片系利用上述之方法而将内存装置地址分配给一或多个别连接之内存装置。其中，该缓冲芯片系串行连接，因此，该第一缓冲芯片系以第一起始资料之形式而将该第二起始资料传送至该第二缓冲芯片。这则使得缓冲芯片被配置成串行的形式，所以，它们会连续地分派及分配内存装置地址，而对内存装置地址之分配的关注则有助于先前已进行配置之内存装置地址不会再次被分配给内存装置。这使得缓冲芯片本质上可在内存存取控制单元不射极的情况下被加以起始，这表示，在缓冲芯片中，起始系本质上会自动发生。
为了开始该起始，较佳地是做出第一缓冲芯片自一内存存取控制单元(内存控制器)接收该第一起始资料的规定。对该起始而言，该内存存取控制单元会因此而发送载明所有可利用之内存装置地址之缓冲芯片第一起始资料。该第一缓冲芯片系分配地址至与其连接之该内存装置并将已经被配置之产生关连的内存装置地址的信息增加至该起始资料中。该第二缓冲芯片系接着发送载明有已经被配置之内存装置地址有哪些在使用中以及剩下之内存装置地址为可利用之起始资料，该第二缓冲芯片可以接着使用相同的程序来为与其相连接之内存装置分派内存装置地址，而该内存装置地址系选自仍为可利用之内存装置地址。
较佳地是，做出该第二缓冲芯片将该第二起始资料传送至该内存存取控制单元之规定。当该第二缓冲芯片已经为了与其相连接之内存装置而分配内存装置地址时，该第二缓冲芯片系会产生载明有哪些内存装置地址在该第一及该第二缓冲芯片之配置之后仍然为可利用之第二起始数据。这些起始资料系被传送回该内存存取控制装置，所以该内存存取控制装置可以确定有多少内存装置系已由该缓冲芯片提供服务，若已经做出以该内存装置地址之每个位寻址一内存装置之规定，则该内存存取控制单元亦可以因此受到哪些地址可被用于寻址内存装置以及哪些地址不能被用来寻址一内存装置的通知。
本发明之另一方面的观点系在于提供一种缓冲电路，较佳地是一缓冲芯片，其系用于与其相连接之一或多内存装置。该缓冲芯片系具有一接收单元，以用于接收载明可利用之内存装置地址的第一资料，该缓冲芯片亦具有一传送单元，以用于传送第二起始数据，而一起始单元系具有一地址关连单元，以使内存装置地址与连接至该缓冲芯片之一或多内存装置(3)产生关连。在此例子中，该产生关连之内存装置地址系选自该可利用之内存装置地址。该起始单元系接着产生第二起始数据，而该第二起始数据系载明于该地址关连单元执行完关连之后仍为可利用之内存装置地址。
在此方法中，可以获得一缓冲芯片，而其系自可利用内存装置地址的选择中独立分配内存装置地址至与该缓冲芯片相连接之内存装置，并产生为具有相连接之内存装置的下一缓冲芯片决定可利用或被传送至该内存存取控制单元之第二起始资料。下一缓冲芯片同样的可以使用载明有仍为可利用之内存装置地址的该第二起始资料以为与其相连接之内存装置配置内存装置地址，并且，相同的产生被传送至下一缓冲芯片或适当的时候传送至内存存取控制单元之第二起始资料。
本发明之缓冲芯片之优点是，该缓冲芯片可以独立地分配内存装置地址，而没有要求先前已使用之地址之内存装置，并且没有内存存取控制单元，直到需要执行任何分配。
该缓冲芯片较佳地是具有一转换单元，该转换单元其系具有一并列化单元，以用于并列化所接收之数据，以及系具有一串行化单元(serializationunit)，以串行化将被传送之资料。这使得自及至该缓冲芯片以及与其相连接之内存装置之资料线之数量可以减少，而这么做的优点是，在相同长度中，资料线可以被以实质上简单许多之形式而加以提供，所以，既然传输频率不再被限制在传播时间上，则较高之传输率就成为可能。
该起始单元系可以起始在该控制芯片已经被开启之后及/或在一重置之后而开始一起始模式。
二者择一地，该起始单元亦可以在指令资料已被接收之后开始起始模式。为了这个目的，该内存存取控制单元系产生载明在一起始模式中目前需要产生关连之内存装置地址的指令资料。
本发明之另一观点系在于提供具有与本发明一致之缓冲芯片以及一或多与该缓冲芯片产生关连之内存装置之内存模块。较佳地是，如此之内存模块系为DIMM模块之形式，如在习知之个人计算机中所提供者，而该内存装置系具有DRAM芯片。根据本发明之缓冲芯片系使得内存模块可以，举例而言，在没有习知个人计算机之主机板或内存模块的架构的情形下，被提供在相同之设计中并使用于对应之位置，而且在内存模块中，内存装置地址可以独立发生起始及关连。
本发明之特定之实施例系伴随着所附之图式做为参考而进行更详细之解释。


图1是显示与本发明之一实施例一致之具有缓冲芯片之内存系统之示意图；图2是用于致动缓冲芯片之指令协议(protocol)的列表；以及图3显示本发明方法的流程图。
附图中的符号列表1a，1b，1c memory module 内存模块2 buffer chip 缓冲芯片3 memory arrangement 内存装置4 first data interface 第一资料接口5 second data interface 第一资料接口6 third data interface 第一资料接口7 memory association control unit 内存关连控制单元8 conversion unit 转换单元9 address association unit 地址关连单元10 fourth data interface 第一资料接口11 initialization unit 起始单元具体实施方式
图1系显示具有内存模块1a、1b、及1c之内存系统。该内存模块1a、1b、及1c之每一系具有一缓冲芯片2，并且两个个别之内存装置3系配置于该缓冲芯片2之上，当然，不同数目之内存装置亦可连接至该缓冲芯片2。
该内存模块1a、1b、及1c较佳者系采用DIMM模块之形式，然而，亦可以提供其它形式之内存模块1，该内存装置则较佳地利用DRAM内存组件而加以形成，但其它内存组件，如SRAM或类似者，亦可以加以使用。
在正常之模式中，该缓冲芯片系用于分别从已寻址之内存装置接收资料及传送资料至已寻址之内存装置，而该缓冲芯片1a、1b、及1c系加以提供以降低到该内存模块1之资料线之数目，当资料线之数目增加时，则变得很难在相同长度中提供该资料线，由于当资料传送频率增加时，资料线长度之不同是限制最大资料传送频率之重要因子，所以必须限制数据线之数目，并且将其提供在相同之长度，以增加来自及传送至该内存模块之资料率。
其同样必须降低资料线之总长度及其所连接之输入端，以降低资料线之总容量，因此，必须要求一较低之驱动器功率，以传送资料。为了这个原因，该缓冲芯片2并没有连接至一共同总线，而是每一缓冲芯片具有一第一双向资料接口4以及一第二双向资料接口5。
无论是否取决于相对应之内存模块1a、1b、及1c，该第一双向资料接口4可用于接收经由该第二资料接口5所递送之资料，若相对应之内存模块1已经被寻址，则该资料系用于寻址或写入该已寻址之内存装置，然后，该资料系经由该第二资料接口5而加以递送。该内存模块1a、1b、及1c系以一菊环链(daisy chain)之形式而彼此耦接，所以，各个第二资料接口5系连接至在该内存模块1a、1b、及1c中之下一缓冲芯片2上之各个第一资料接口4。
在内存模块1之串行连接链中的该第一内存模块1a里之该缓冲芯片2上之该第一资料接口4系连接至在一内存存取控制单元(内存控制器)7上之一第三资料接口。
每一缓冲芯片2系具有一转换单元8，其系用于并列化将被写入该内存装置3的其中之一之(经由该资料接口4、5其中之一接收之)资料，并用于经由该资料接口4、5其中之一而串行化来自该内存装置3其中之一的资料，所以，将被传送之资料系被传递至数量较该个别内存装置3所决定为可用之资料线之数量为小的资料线。在所显示的例子中，经由该资料接口4、5所发送之资料的长度系为8位。紧跟在并列化之后，则资料长度包括有32位，以用于存取内存装置。
藉由该内存存取控制单元7以及内存模块1a、1b、及1c之每一系彼此连接因此在每个例子中仅点对点(P2P)连接存在的优点，在如此之连接线上之该传输率与在共同总线上之传输率相较之下，由于连接线之负载容量系显著的显少，则其可以获得显著的增加。
转换单元8系连接至一寻址单元9，其系采周已寻址之地址作为选择两个已连接之内存装置3的其中之一的基础，以达成将所接收之资料写入相对应之内存装置3以及读取将被自该相对应内存装置3传送出去之资料的目的。若该寻址单元9辨识出没有任何连接至此缓冲芯片2之内存装置3已被寻址，则资料会经由该转换单元8以及该第二资料接口5而自该第一资料接口4递送，所以，该资料系未被改变地经由下一内存模块1之第一资料接口而加以递送至下一内存模块1，其亦自然可以想象的到，该资料接口先被连接至该寻址单元9，而仅在关连于缓冲芯片之该内存装置3的其中之一已经被加以寻址时，该所接收之数据才被递送至该转换单元8。
在这个方法中，在该链中之该第一内存模块1a系首先被询问该已被寻址之内存装置是否位于该第一缓冲芯片2之上，若不是，则藉由该内存存取控制单元7所产生之相对应的指令系经由该第二资料接口5而被递送至在该第二内存模块1b上之下一第一资料接口4，在此，相同地，会执行一检查，以决定该指令是否相关于连接至个别缓冲芯片2之该内存装置3的其中之一。因此，该指令系自内存模块1a、1b、及1c而被递送至下一内存模块1a、1b、及1c，直到该已寻址之内存装置已经由个别之缓冲芯片2而加以寻址。在最后一内存模块1c中之该缓冲芯片2上之该第二资料接口5则经由一第四资料接口10而连接至该内存存取控制单元7，因此，如果所传送之指令系不相关于任何内存装置3时，则所传送之指令系经由该第四资料接口10而再次被接收，并且，该内存存取控制单元7会获知所传送之内存装置地址无法被用于寻址一内存装置3。
图2所显示表系为可能指令协议的列表。举例而言，该指令系在四个连续的部分中，亦即，在一时脉信号之上升(rising)及/或下降(falling)端之上，自该内存存取控制单元7被传送至该第一内存模块。而为了所显示之示范性实施例以及相对应之指令协议，介于该资料接口4、5、6、10间之资料线系包括8位CA
之长度，在第一部份中，个别内存装置3之该内存装置位置R
系加以传输，在下一部分中，该指令之第二部分系加以传输，而该指令之该第二部分之第一位系包括将该缓冲芯片涉及(例如位CA
已经设定)如设定该缓冲芯片已传输之值或相连接之内存装置3其中之一将被寻址之指令通知该缓冲芯片2之信号。
该指令之该第二部分的第二位系载明了字符线是否需要被活化(RAS信号)，以及该指令之该第二部分的第三位则载明了位线是否需要为了读取或写入资料到考虑中之内存胞元而被活化(CAS信号)。该指令之该第二部分的第四位系载明了是否有任何将被写入或读取至在考虑中之内存装置3的内存胞元(WE信号)。该指令之该第二部分的下四个位系载明了个别内存装置3之哪一内存库(bank)B
需要被读取。这使得四个内存库可以寻址一习知的内存装置3。然而，亦有可能在个别之内存装置3中提供不同数目之内存库。
相对应指令之第三及第四部分系包括将被写入已寻址之内存装置3中或在相对应内存装置中将被读出之资料之地址，在所显示的例子中，该地址系包括16位，然而，该地址之大小系亦可以包括不同数目之位，该指令之部分的数量亦不限于四个。
在如此之指令之后，数据现在可以在个别已被寻址之地址被写入该已寻址之内存装置3中，或者，资料可自该指令中分别载明之地址之已寻址之内存装置3加以读取。
在该指令之第一部份中，该内存装置地址系加以传输。然而，在内存模块1a、1b、及1c中，正常模式开始之前，必须首先将内存装置位置分配至该内存装置3，因此，相对应之缓冲芯片可获知其所连接之内存装置3其中之一系已经利用该地址而加以寻址，也就是说，因此在该内存装置3可以于正常模式中被寻址之前，该内存装置地址首先需要被分配至在一起始模式之缓冲芯片2中之内存装置3，而为了这个目的，每一缓冲芯片2系包含一起始单元10，其系在起始模式期间处于一活化状态。
举例而言，只要内存模块1之供给电压一打开，例如，在考虑中之控制模块1安置于其中之个人计算机已经被开启电源之后，或是在重置信号之后，例如，在整个计算机系统已经整个被重置之后，该起始模式即可被加以采用。
起始单元11系连接至该第一及第二资料接口4、5以及连接至地址关连单元9，该地址关连单元9系通知该起始单元11有多少内存装置3连接至该地址分配单元9，这可藉由简单地对该地址分配单元进行测试而完成。
在起始阶段的开始，该内存关连控制单元7系传送一必要的单一组件地址信号，亦即，在一时脉周期中仅一地址信号，以作为一第一起始数据项，在这个例子，在该地址信号中之一设定位(set bit)系对应于一已经被分配之内存装置地址，而该内存装置地址之每一位CA
系对应一内存装置，也就是说，若该第一位CA
已经加以设定，则该内存装置3系利用该相对应地址“0x0000 0001”(双位标记法，binary notation)而加以寻址，若该第二位CA[1]已经加以设定(0x0000 0010)，则另一第二内存装置3会被寻址。
由于在正常状况下，内存置地址于该起始模式开始时不会是已经被配置的情况，该内存关连控制单元77系产生一地址信号0x0000 0000，而这会经由该第一资料接口而被传送到在该第一内存模块1中之该缓冲芯片2。该起始单元11系接收该第一起始资料，并自其收集所有八个对内存装置3而言仍然为可利用的可能地址。
经由该地址关连单元9，该起始单元11系接收关于有多少内存装置3与考虑中之缓冲芯片2产生关连的讯息，根据连接之内存装置3之数量，该起始单元11系选择一对应数量之可利用的内存装置地址，并将其标记，例如，以一逻辑“1”。在两个连接之内存装置3的例子中，这将造成，举例而言，一开始的两个位CA
、CA[1]，被使用且被作为第二起始资料并经由该第二资料接口5而加以传送。
该第二起始资料系被下一缓冲芯片并经由该第一资料接口4而加以接收并作为第一起始资料，并且，在第二内存模块1b之缓冲芯片2中之该起始单元11系自所接收之第一起始资料中辨识出该开始的两个内存装置地址已经被配置了。相同的，该起始单元11会询问该地址分配单元有多少内存装置被连接至考虑中之该缓冲芯片2，而所连接之内存装置3现在则再次被分配至在该起始单元11中之一别的内存装置地址，当内存装置地址已经自可利用之内存装置地址中，亦即，自尚未被配置之地址CA[3-7]中被选择出来时。
若该地址系连续地被加以配置，则一双位“0x0000 1111”数据项会被产生于该起始单元11中以作为第二起始数据项，并被递送至随后之内存模块。该示范性的第二起始数据项系载明一开始的四个内存装置地址已经加以配置。
该第二起始数据项接着被递送至随后之缓冲芯片2，在该缓冲芯片2，其系以如上述之方式被作为第一起始数据项而加以接收，这在达到最后一内存模块1c时即可完成。在此，相同的程序系用来提供所连接之内存装置3一仍然可利用之内存装置地址。而所产生之第二起始资料则接着被发送至该内存分配控制单元7，较佳地是经由该第四资料接口10。然后，该内存分配控制单元7可获知有多少记忆装置以及有那个地址可用来将其寻址。
作为起始一起始模式的更进一步方法，系做出可以藉由内存关连控制单元7而加以传送之缓冲芯片2(指令之第二部分之第一位系加以设定)所想要之指令的指令协议之规定，接着，该指令之部分的特定辨别(coding)则使得起始可以在起始单元11中开始，在内存模块1已经被重置或开启之后，一特定之起始地址可关连于所有在内存模块中之内存装置3，所以，指令单元11对源自该内存关连控制单元7之起始信号做出反应。
起始地址系藉由内存关连地址以及指令之第一部份而加以传送，并且，起始开始指令系接着与指令之第二部分一起被传输，然后，该内存装置地址则利用前述之方法而加以配置。然而，不像在前述方法的例子中一样，作为第二起始资料，包括四个部分之完整指令系分别被递送至各个接续之内存模块1。
图3系显示本发明一实施例之方法的流程图。在步骤S1中，一起始模式系基于一重置信号或控制模块1的开启而加以设定，而在起始阶段的一开始，一内存关连控制单元7则接着，在步骤S2中，产生载明着哪个内存装置地址仍为可自由利用的一第一起始信号。该第一起始数据系接着被连接至该关连控制单元7的该第一内存模块1所接收(步骤S3)。
根据连接至各个缓冲芯片2之内存装置3的数目，则可产生选择自可利用之内存装置地址的内存装置地址(步骤S4)。在步骤S5中，第二起始资料系加以产生，并且该第二起始资料系包含相关于已经基于该第一起始资料而被配置的该内存装置地址的信息，以及相关于被配置给目前之内存模块1a、1b、1c之内存装置地址的信息。
因此，该第二起始资料系包含仍然为可利用之内存装置地址的信息，以及基于该第一起始资料而不可利用之该内存装置地址的资料以及那些目前已被配置而被认定为不可利用者(步骤S5)的信息。在测试步骤(S6)中，其系用于决定是否一更进一步之内存模块1a、1b、1c要被连接至刚刚被加以考虑之内存模块，若为是，则该第二起始资料会被传送至接续之内存模块1a、1b、1c以作为第一起始资料，并且方法之步骤S3至S5系加以重复。若没有其它的内存模块1a、1b、1c要连接至目前之内存模块1a、1b、1c，则该第二起始资料则会在步骤S7被传送至该内存关连控制单元7。
在每个内存模块1a、1b、1c中之起始模式，其在内存装置地址已被分配并且一对应的起始数据项已经产生之后，即马上结束。
权利要求
1.一种为了连接至一缓冲芯片(2)之一或多内存装置(3)而将内存装置地址分配给该缓冲芯片(2)的方法，其中，在一正常模式中，该内存装置地址可被用于寻址该已连接之内存装置(3)；其中，该内存装置(3)之该内存装置地址系在一起始模式时加以分配，并且，该分配系具有下列步骤--接收第一起始资料，而该第一起始资料系载明可利用之内存装置地址；--使内存装置地址与连接至该缓冲芯片(2)之一或多内存装置(3)产生关连，该产生关连之内存装置地址系选自该可利用之地址；--产生第二起始资料，而该第二起始资料系藉由与连接至该缓冲芯片(2)之该内存装置(3)产生关连之该内存装置地址而减少根据该第一起始资料而为可利用之该内存装置地址；以及--传送该第二起始资料。
2.如权利要求1所述的方法，其中该第一起始资料系包括一些位，而每一该位系对应于一内存装置(3)之一地址。
3.如权利要求1或2所述的方法，其中该起始模式系于该缓冲芯片(2)已被重置之后或于该缓冲芯片(2)已被开启之后开始被采用，以及，其中该起始模式系于该内存装置地址已被分配之后结束。
4.如权利要求1或2所述的方法，其中该起始模式系由于接收指令资料而开始。
5.如权利要求4所述的方法，其中一任意的内存装置地址系在该缓冲芯片(2)之开启或重置之后进行分配，因此，发送至该任意内存装置地址之该指令资料系藉由该缓冲芯片(2)而加以接收。
6.如权利要求1至5中之一所述的方法，其中，在正常模式中，该缓冲芯片(2)系接收资料并将该资料并列地递送至该一或多内存装置(3)，及/或系接收源自该一或多已连接之内存装置(3)之资料并将该资料串行地传送。
7.一种用于分配内存装置地址至第一及一第二缓冲芯片(2)之方法，其中，该第一及该第二缓冲芯片(2)系以与权利要求1至第6项中其中一项所主张之方法一致的方法而分配内存装置地址，其中，该缓冲芯片(2)系串行连接，因此，该第一缓冲芯片(2)系以第一起始资料之形式而将该第二起始资料传送至该第二缓冲芯片(2)。
8.如权利要求7所述的方法，其中该第一缓冲芯片(2)系自一内存存取控制单元(7)接收该第一起始数据。
9.如权利要求8所述的方法，其中该第二缓冲芯片系将该第二起始资料传送至该内存存取控制单元(7)。
10.一种缓冲芯片(2)，其系用于与其相连接之一或多内存装置，其具有一接收单元，以用于接收载明可利用之内存装置地址的第一起始资料；一传送单元，以用于传送第二起始数据；以及一起始单元(11)，其系具有一地址关连单元，以使内存装置地址与连接至该缓冲芯片(2)之一或多内存装置(3)产生关连，该产生关连之内存装置地址系选自该可利用之内存装置地址，其中，该起始单元(1)系产生第二起始数据，而该第二起始数据系于该地址关连单元(9)所执行之关连之后，载明仍为可利用之内存装置地址。
11.如权利要求10所述的缓冲芯片(2)，系更具有一转换单元(8)，该转换单元(8)其系具有一并列化单元，以用于并列化所接收之数据，以及系具有一串行化单元，以串行化将被传送之资料。
12.如权利要求10或11所述的缓冲芯片(2)，其中该起始单元(11)系在该缓冲芯片(2)已经被开启之后及/或在一重置之后而开始起始模式。
13.如权利要求10或11所述的缓冲芯片(2)，其中该起始单元(11)系在指令资料已被接收之后开始起始模式。
14.一种具有如权利要求10至13中之一所述的缓冲芯片(2)以及一或多内存装置(3)的内存模块(1a、1b、1c)。
15.如权利要求14所述的内存模块(1a、1b、1c)，其中该内存模块系为DIMM模块之形式。
全文摘要
本发明系关于一种为了连接至一缓冲芯片之一或多内存装置，而将内存装置地址分配给该缓冲芯片的方法，其中，在一正常模式中，该内存装置地址可被用于寻址该已连接之内存装置，其中，该内存装置地址系在一起始模式时加以分配至该内存装置，并且，该分配系具有下列步骤接收第一起始资料，而该第一起始资料系载明可利用之内存装置地址；使内存装置地址与连接至该缓冲芯片之一或多内存装置产生关连，该产生关连之内存装置地址系选自该可利用之地址；产生第二起始资料，而该第二起始资料系藉由与连接至该缓冲芯片(2)之该内存装置(3)产生关连之该内存装置地址而减少根据该第一起始资料而为可利用之该内存装置地址；以及传送该第二起始资料。
文档编号G06F12/02GK1550992SQ20041000557
公开日2004年12月1日 申请日期2004年2月14日 优先权日2003年2月14日
发明者G·布劳恩, A·贾科布斯, G 布劳恩, 撇妓 申请人:因芬尼昂技术股份公司