专利名称：用于检测故障时钟的电子电路装置的制作方法
技术领域：
本发明涉及如权利要求1的前序部分定义的电子电路装置。
本发明也涉及一种集成电路、一种总线站、以及一种将电子电路装置带入预定状态的方法。
在US6343334中公开了这样一种电子电路装置。它包括时钟故障电路，安排用于接收外部时钟信号。该公开的电子电路装置是微型计算机，其中该微型计算机还包括复位发生电路以及在外部时钟信号控制下运行的同步微处理器。在故障时钟信号，例如时钟信号的频率太低或者缺失时钟信号的情况下，时钟故障电路产生复位信号，使得微型计算机复位或将外部时钟信号和内部时钟信号交换，其中该内部时钟信号由时钟电路产生，该时钟电路是微型计算机的一部分。
在缺失时钟信号的情况下，微处理器停止运行。因此，需要附加的硬件，诸如内部时钟电路或复位电路，以复位微处理器和关闭微型计算机的输出。这样，增加了电子电路装置设计的复杂性。
本发明的其中一个目的是提供一种电子电路装置，其复杂性降低。
为此，本发明提供在首段落中定义的电子电路装置，其中该电子电路装置的特征在于权利要求1的特征部分的特征。
通过提供包括异步处理器的电子电路装置，处理器的运行不需要存在时钟信号。所以，异步处理器可以当检测到出错信号时，将电子电路装置带入预定义状态，因此，可以避免需要附加的硬件，诸如内部时钟电路，用于接管故障的外部时钟的功能，或者复位电路，用于复位电子电路装置。这样，减少了电子电路装置设计的复杂性。
使用异步处理器的另一优势在于，它可以使得功率损耗减小。异步处理器的运行是事件触发。只要没有事件，处理器的状态就不变，因此它也不消耗功率。只有一旦接收到的触发事件，例如出错信号，它才启动或继续运行。
本发明的上述和其他目的以及特征将在下面详细的描述中，并参照附图，变得显而易见，其中
图1表示现有技术的电子电路装置，用于检测时钟故障；图2表示另一现有技术的电子电路装置，用于检测时钟故障；图3表示根据本发明的电子电路装置，用于检测时钟故障；图4表示集成电路，该集成电路包括电子电路装置；图5表示具有总线站的总线系统，其中该总线站包括根据本发明的电子电路装置；在这些附图中，相同的部分由相同的参考标记识别。
图1表示现有技术的电子电路装置，用于检测时钟故障。该电子电路装置100包括同步处理器101和监视计时器(WDT)102。处理器101在时钟信号的控制下运行，其中该时钟信号由时钟发生电路103产生。监视计时器102包括可复位的计时器，例如可复位的计数器或可复位的积分器，其中该积分器对参考信号积分。如果计数器或积分的参考信号超过了预定的阈值，那么监视计时器产生复位信号，该复位信号被处理器101的复位输入端(RES IN)接收，由此触发处理器101复位。在正常运行中，处理器101在输出端(WDT OUT)周期性地产生监视器触发信号。监视器触发信号将计时器复位，由此防止监视计时器102产生复位信号。如果由于某种原因，例如处理器101运行的程序中的缺陷，或使得处理器中的硬件暂时停止运行的干扰，使得处理器101停止运行，那么通过监视计时器102，可以重启动或复位处理器101，即将它带入预定义的状态。在时钟故障，即完全故障，或者例如由于运行频率太低而故障的情况下，也产生复位信号。
电子电路装置100具有几个不足之处。例如，它不可能区分故障时钟和处理器101中使该处理器停止运行的出错状况。并且，如果时钟故障，且电子电路装置必须进入预定义状态，其中在该预定义状态中，例如处理器101的输入/输出端子(IO)必须关闭或图1中未示出的其他电子电路必须停止运行，那么该电子电路装置100需要附加的硬件。因为该处理器的运行停止是由于时钟信号缺失而引起的，所以在处理器100上只应用复位信号是不够的。
图2表示另一现有技术的电子电路装置，用于检测时钟故障。该电子电路装置200包括同步处理器201、时钟故障检测电路(CLKFAIL)202和复位发生电路(RES)203。处理器201在时钟发生电路204产生的时钟信号的控制下运行，其中该处理器在时钟输入端(CLK IN)接收该时钟信号。处理器201还包括一个或多个输入端和输出端，用于和其他电子电路通信。时钟故障检测电路202监视时钟发生电路204产生的时钟信号。如果时钟发生电路204故障，故障原因是产生的时钟频率太低，或者根本没有时钟信号产生，那么它将产生出错信号。复位发生电路203接收该出错信号，并相应的产生复位信号，其中该复位信号例如通过引起复位或关闭外部输入端和输出端，将电子电路装置200带入预定义状态。这在图2未示出。或者，它可以提供例如由内部时钟电路产生的另一时钟信号至处理器201和电子电路装置的其他部分，以恢复正常操作。这在图2未示出。
时钟故障检测电路202与图1所示的监视计时器102相同或相似。
电子电路装置200与电子电路装置100相比，具有的优势是，它可以区分故障时钟发生电路和故障处理器。但是，该电子电路装置还是相当复杂，这是因为它需要附加的硬件来看管故障时钟状况。
图3表示根据本发明的电子电路装置，用于检测时钟故障。根据本发明的电子电路装置300包括异步处理器301和时钟故障检测电路(CLK FAIL)302。异步处理器的运行由事件触发，因此，不依赖于时钟信号的存在。它包括中断输入端INT和一个或多个输入端和输出端(IO)。时钟故障电路302监视时钟发生电路303产生的时钟信号。它的运行与监视计时器102的运行类似。它包括可复位的计时器，例如可复位的计数器或可复位的积分器，其中该积分器用于对参考信号积分。如果计数器或积分的参考信号超过预定义的阈值，那么时钟故障检测电路302产生中断信号，其中该中断信号由处理器301的中断输入端(INT)接收，并由此触发软件例行程序的执行，该例行程序在无需附加硬件的情况下，处理故障时钟电路的状况，而在图1和图2所示的公知的电子电路装置的情况下，需要附加的硬件。
该电子电路装置的另一优势是它的运行可以通过改变中断处理软件例行程序来更改，而无需更改硬件。这增加了电子电路装置300的灵活性，这是由于相同的硬件可以应用于不同的应用，这些应用对于故障时钟发生电路的处理，具有不同的需求。
图4表示一种集成电路，该电路包括电子电路装置。该集成电路400包括根据本发明的电子电路装置450。该电子电路装置450包括异步处理器451和时钟故障检测电路(CLK FAIL)451。该集成电路还包括时钟发生电路404和附加的电子电路装置HW1 401、HW2 402和HW3 403。
异步处理器451包括中断输入端(INT)，用于接收输入信号。它还包括一个或多个输入端和/或输出端IO1、IO2和IO3，分别用于和其他电子电路装置HW1、HW2和HW3通信。它还包括一个或多个输入端和/或输出端IO4，用于和其他电子电路，例如系统处理器通信。
电子电路装置HW1是同步电子电路，并在时钟信号的控制下运行，其中该时钟信号由时钟信号发生电路404产生。它包括时钟输入端CLK IN，用于接收时钟信号，一个或多个输入端和/或输出端HW1IO1，用于和处理器451通信，一个或多个外部输入端和/或输出端HW1 IO2，用于和其他电子元件通信。
电子电路装置HW2是异步的，因此它的运行不需要时钟信号。为了和处理器451通信，它包括一个或多个输入端和/或输出端HW2IO。
电子电路装置HW3也是异步的，因此它的运行不需要时钟信号。为了和处理器451通信，它包括一个或多个输入端和/或输出端HW3IO。
时钟故障电路452，在故障时钟的情况下，以和电子电路装置400类似的方式，在处理器451的中断输入端INT产生中断。
在典型的应用中，电子电路装置HW1可以用于处理时间上要求严格的或实时的任务，例如经由输入/输出端子HW1 IO2处理和其他电子电路的通信，其中需要确定脉冲的长度或脉冲之间的延迟。在这样的应用中，有利的是，将异步电子元件用于电路的一部分，会减少功率损耗。如果什么相关事情都没有发生，那么没有事件被触发，异步电子元件的状态不变。因此，异步电子元件不消耗功率。同时，同步电子元件保持运行，用于执行时间上要求严格的或实时的任务。如果需要，同步电子元件HW1可以发起与处理器451的通信，由此，产生事件，通过该事件，处理器451被触发，以执行所需的运行，该运行可能也包括其他异步电子元件HW2和/或HW3。
时钟发生电路的故障将以相同的方式产生事件，通过该事件触发处理器。该处理器例如可以通过以下方式做出响应复位时钟发生电路，或关闭HW1的外部输入/输出端子HW1 IO2，或者经由该处理器自身的输入/输出端子IO4向其他电子元件发出故障信号。
在完全的同步环境中，需要附加的手段关闭不需要运行的部分，以保存能量或减少功率损耗。另一方面，在完全的异步环境中，不可能执行时间上要求严格的或实时的任务。
图5表示具有总线站的总线系统，其中该总线站包括根据本发明的电子电路装置。该总线系统500包括总线站501和其他的总线站511、512和513。安排总线站经由总线520，彼此互相通信。总线站501包括集成电路400和其他的硬件502。该其他的硬件例如是，总线站501的系统处理器。总线系统500例如是，在汽车应用中使用的LIN总线系统。在这样的系统中，节约能量非常重要，这是由于一旦汽车的发动机关闭，所有的电子元件不得不依靠电池运行。同时，总线系统的运行需要是实时的，这是由于需要保证某些响应时间。
总之，本发明涉及电子电路装置，该电子电路装置包括时钟故障电路，安排用于接收时钟发生电路产生的时钟信号，也用于当时钟信号缺失时产生出错信号。该电子电路装置还包括异步处理器，安排用于在中断输入端接收所述出错信号，并当在中断输入端检测到出错信号时，通过执行中断例行程序，将电子电路装置带入预定义状态。
这里描述的本发明实施例的目的是用于列举，并不起限制作用。在不脱离后附权利要求定义的本发明保护范围的情况下，本领域技术人员可以对这些实施例做各种修改。
例如，在结合图3、图4和图5讨论的实施例中，处理器可以是微处理器或微控制器，用于执行在存储器中作为软件存储的指令。或者，该指令可以被硬编码在处理器自身中，这与例如在状态机中的情况一样。
并且，图3和图4所示的实施例中，时钟发生电路不是电子电路装置300和450的一部分。或者，这些可以包含在电子电路装置中。
并且，虽然图4的实施例以集成电路的形式示出，但是很明显，各个部分电子电路装置450、其他电子电路装置401、402和403、以及时钟发生电路404，可以作为单独的集成电路实现，而整个装置400通过将各个部分放置到印刷电路板上，并将它们彼此互连来实现。
权利要求
1.一种电子电路装置，包括时钟故障电路，安排用于接收时钟信号，并当所述时钟信号缺失时产生出错信号，其特征在于，所述电子电路装置还包括异步处理器，安排用于接收所述出错信号，并当检测到的所述出错信号时，将所述电子电路装置带入预定义状态。
2.如权利要求1所述的电子电路装置，其特征在于，所述异步处理器包括中断输入端，用于接收所述出错信号，并且所述异步处理器还安排用于当接收到的所述出错信号时，执行软件指令。
3.一种集成电路，包括如权利要求1所述的电子电路装置。
4.一种用于总线系统的总线站，包括如权利要求1所述的电子电路装置。
5.如权利要求3所述的总线站，其特征在于，所述总线站是用于LIN总线系统的总线站。
6.一种将电子电路装置带入预定状态的方法，其中所述电子电路装置包括时钟故障电路，用于检测时钟信号的缺失，并相应地产生出错信号，其特征在于，所述电子电路装置还包括异步处理器，其将所述电子电路装置带入预定状态。
全文摘要
本发明涉及一种电子电路装置(300)，该装置包括时钟故障电路(302)，安排用于接收时钟发生电路(303)产生的时钟信号，并当时钟信号缺失时，产生出错信号。该电子电路装置(300)还包括异步处理器(301)，安排用于在中断输入端INT接收所述出错信号，并当在中断输入端INT检测到的出错信号时，通过执行中断例行程序，将该电子电路装置带入预定义状态。
文档编号G06F11/00GK1922579SQ200580005797
公开日2007年2月28日 申请日期2005年2月15日 优先权日2004年2月27日
发明者弗朗西斯库斯·J.·克洛斯特斯 申请人:皇家飞利浦电子股份有限公司