专利名称：一种复用管脚工作模式的自动切换装置的制作方法
技术领域：
本发明提出了一种复用管脚工作模式的自动切换装置。
背景技术：
在芯片设计中，由于芯片管脚数目的限制，经常需要复用管脚。一般来说，管脚的工作模式(功能)由寄存器来决定。程序可以通过写相应的寄存器来控制该管脚的工作模式。在现有的电路结构中，被复用管脚的工作模式在上电后到程序写入相应的寄存器前这段时间内无法改变，始终只能处于缺省的工作模式。这就限制了管脚复用的灵活性。
图1显示了现有复用管脚工作模式的控制电路结构。图2显示了现有电路结构的模式转换时序图。从图中可以看出，在现有的这种结构中，被复用管脚的工作模式在上电后由于复位信号的作用被设置为缺省模式。在程序写入相应的工作模式寄存器前，复位信号无效后，使能信号有效时的第一个时钟的上升沿写入数据，该管脚的工作模式无法改变，始终只能处于缺省的工作模式。这就限制了管脚复用的灵活性。如果一个管脚在上电复位后的程序加载过程中被用到的话，这个管脚在上电复位过程中的缺省工作模式也就必须被设置为与程序加载过程中的模式一致。也就是说，该管脚在上电复位过程中不能被用于其它功能。
发明内容
本发明要解决的技术问题是要改进现有电路结构，使得被复用管脚的工作模式在上电复位后程序运行前自动切换到另一所需的模式，增加管脚复用的灵活性。
本发明提出了一种复用管脚工作模式的自动切换装置，包括工作模式寄存器和管脚控制电路，使能、模式数据、时钟和复位信号输入到该工作模式寄存器中，在复位信号无效后，使能信号有效时，该工作模式寄存器在时钟跳变沿的驱动下，将所述模式数据写入并保存，同时将其输出到管脚控制电路，其特征在于该装置还包括一模式切换控制单元、一选择器和一逻辑单元，所述模式切换控制单元输出一模式切换控制信号到选择器一输入端和逻辑单元一输入端，在复位信号无效后，将该模式切换控制信号置为有效且至少持续到驱动模式数据写入工作模式寄存器的时钟跳变沿，在总线使能有效前，将模式切换控制信号置为无效；所述选择器的一个输入为总线模式数据，另一个输入为上电复位后要自动切换到的模式2数据，其输出即为输入工作模式寄存器的模式数据，其控制端的模式切换控制信号有效时，选择模式2数据输出；所述逻辑单元的一个输入为总线使能，另一个输入为模式切换控制信号，对所述两输入信号进行“或”运算后，得到输入所述工作模式寄存器的使能信号。
进一步，上述方法还可以具有以下特点所述模式切换控制单元为一延迟器，该延迟器接收所述复位信号，在该复位信号变为无效时，至少将其延迟到驱动模式数据写入工作模式寄存器的时钟跳变沿后再输出。
进一步，上述方法还可以具有以下特点所述延迟器是一个D触发器，D触发器的数据输入端D接逻辑1，时钟和复位信号与工作模式寄存器的时钟和复位信号相同，D触发器的反向数据输出作为模式切换控制信号。
进一步，上述方法还可以具有以下特点所述延迟器是一个D触发器，复位端接0，D端接复位信号，D触发器的Q端数据输出作为模式切换控制信号。
进一步，上述方法还可以具有以下特点所述模式切换控制单元包括计数器和比较器，所述计数器在复位时被清零，复位无效后对计数器开始计数，当增加到最大值时，该计数器停止计数并保持最大值，计数器的计数值被输入到比较器与同样输入到比较器中的预置数据进行比较，当计数器的输出与预置数据相等时，模式切换控制信号输出为有效。
进一步，上述方法还可以具有以下特点所述预置数据应小于复位信号无效后和总线使能信号有效前的时钟个数，所述计数器从0开始计数。
综上所述，本发明改进了现有的复用管脚工作模式控制电路，使得被复用管脚的工作模式在上电复位后无需程序控制就可以在设定的时间被自动切换到所需的模式。这样做的优点是被复用的管脚在上电复位过程中和之后的程序加载过程中可以工作在不同的模式，增加了管脚复用的灵活性。
图1为现有的管脚工作模式控制电路结构图。
图2为图1中现有电路结构的模式转换时序图。
图3为本发明的第一实施例中的自动切换装置的结构图。
图4为本发明图3中自动切换装置的时序转换图。
图5为本发明的第二实施例中的自动切换装置的结构图。
图6为本发明图5中自动切换装置的时序转换图。
图7为本发明的第三实施例中的自动切换装置的结构图。
图8为本发明图7中自动切换装置的时序转换图(预置数据＝0)。
图9为本发明图7中自动切换装置的时序转换图(预置数据＝2)。
具体实施例方式
第一实施例图3是实现本发明的一种复用管脚工作模式的自动切换装置的结构图。与现有的电路结构相比，增加了一个D触发器，一个选择器和一个或门。D触发器的数据输入端D接逻辑1，时钟和复位信号与工作模式寄存器的时钟和复位信号相同。工作模式寄存器的使能信号由总线使能和D触发器的反向数据输出Q进行“或”运算以后得到。D触发器的反向数据输出同时也用来控制选择器产生工作模式寄存器的数据输入。选择器的其中一个输入依旧为总线模式数据，此处用模式1来表示，另一个输入为上电复位后要自动切换到的模式数据，此处用模式2来表示。
被复用管脚的工作模式在上电后由于复位信号的作用依旧被设置为缺省模式。在复位信号无效后，在还没有到达下一个时钟上升沿之前，D触发器的反向数据输出仍为1，此输出与总线使能进行或运算后得到使能输出，于是，工作模式寄存器的使能为1，又因为所述D触发器的反向数据输出用来控制选择器产生工作模式寄存器的数据输入。此时选择器的输出为模式2，于是，工作模式寄存器的数据输入为模式2。那么，在复位信号无效后的第1个时钟上升沿，工作模式寄存器的内容被改写为模式2，这样就实现了该管脚工作模式由上电复位后到程序写入相应的寄存器前的自动切换。
同时，由于D触发器的数据输入端接1，D触发器的反向数据输出也在同一个上升沿变为0。相应的，工作模式寄存器的使能由总线使能和D触发器的反向数据输出进行“或”运算后，所得结果由总线使能控制，而总线模式数据与选择器相连，此时的选择器输出为模式1，总线模式数据与选择器输出一致，那么，数据输入由总线模式数据来控制，这与现有设计是一致的，总线使能信号有效时，将模式1数据写入工作模式寄存器，从而将管脚工作模式再切换为模式1。
图4为本发明提出的图3的复用管脚工作模式的自动切换结构的时序转换图。在图中示出的第1～2个时钟复位信号有效，管脚的工作模式为缺省模式，第3个时钟上升沿切换为模式2，在第11个时钟上升沿再次切换为模式1。
第二实施例从图4可以看到使能信号实际上与复位信号被延迟到下一个时钟上升沿所产生的信号相同，因此本发明也可以用如图5的电路来实现。与图4的电路结构相比，D触发器的Q端被用来控制选择器和使能信号，reset端接0(不复位)，D端接复位信号。该D触发器的功能相当于将复位信号延迟到下一个时钟上升沿，唯一的改变是Q的波形变成了Q的波形。其它连接与图3中相同。
被复用管脚的工作模式在上电后由于复位信号的作用依旧被设置为缺省模式。在复位信号无效后，在还没有到达下一个时钟上升沿之前，D触发器的反向数据输出仍为1，此输出与总线使能进行或运算后得到使能输出，于是，工作模式寄存器的使能为1，又因为所述D触发器的数据输出用来控制选择器产生工作模式寄存器的数据输入，此时选择器的输出为模式2，于是，工作模式寄存器的数据输入为模式2。那么，在复位信号无效后的第1个时钟上升沿，工作模式寄存器的内容被改写为模式2，这样就实现了该管脚工作模式由上电复位后到程序写入相应的寄存器前的自动切换。
同时，由于reset端接0，D端接复位信号，D触发器的数据输入端接0，相应的，使能由总线使能控制，数据输入由总线模式数据来控制，总线使能信号有效时，将管脚工作模式再切换为模式1。
相应的时序转换波形图如图所示。工作模式在第1～2个时钟为缺省模式，在第3个时钟上升沿切换为模式2，在第11时钟上升沿再次切换为模式1。
可以看出，第一和第二实施例的D触发器实际上相当于一个延迟器，该延迟器接收所述复位信号，在该复位信号变为无效时，至少将其延迟到驱动模式数据写入工作模式寄存器的时钟跳变沿后再输出。但本发明也可以采用其它可实现该功能的各种延迟器。
第三实施例与图3和图5中的电路结构相比，图7中的D触发器的功能由计数器和比较器来实现。电路中的计数器在复位时被清零，复位无效后开始计数。当增加到最大值时，该计数器停止计数并保持最大值(不循环计数)。计数器的数值被输出到比较器与预置数据进行比较。当计数器的输出与预置数据相等时，比较器的信号相等输出1，其余情况都输出0。其它连接与图3中相同。
当比较器的信号输出为1时，所述输出与总线使能进行“或”运算后得到使能输出，于是，工作模式寄存器的使能为1，又因为所述输出使得相连的选择器输出模式2数据，而选择器的数据输出作为工作模式寄存器的数据输入，于是，所述数据输出为模式2数据。
在图7的电路实现结构中，被控制管脚工作模式的自动切换时间可由预置数据来控制。图8中所示为预置数据为0时的时序转换图，由于计数器输出在第1～2个时钟都为0，所以比较器的信号相等输出为1，于是，工作模式寄存器的使能在第1～2个和第10时钟为1，所述数据输出为模式2数据。那么，在复位信号无效后的第1个时钟上升沿，工作模式寄存器的内容被改写为模式2。这与图3和图5的电路结构的功能相同。同时，在该时钟上升沿，计算器输出变为1，使得比较器的输出变为0，此时寄存器的使能由总线使能控制，数据输入由总线模式数据控制，在第11时钟上升沿再次切换为模式1。
图9中所示为预置数据为2时的时序转换图，计数器输出在第4个时钟比较器的信号相等输出为1，于是，工作模式寄存器的使能在第4个和第10时钟为1，所述数据在第4个时钟输出为模式2数据。那么，在复位信号无效后的第3个时钟上升沿，工作模式寄存器的内容被改写为模式2。
当比较器的信号输出为0时，使能输出由总线使能控制，数据输入由总线模式数据来控制。
在以上设计中，我们假定了芯片时钟与复位控制模块的设计以及布局布线的过程确保了该电路能满足复位信号和时钟信号之间的恢复时间限制(Recovery)和清除时间限制(Removal)，也就是说，复位信号不会在时钟上升沿附近变化并产生不可预料的电路状态。
在实际应用中，可以根据需要选择相应的电路结构。如果需要在复位信号无效后的延迟一段时间再切换被控制管脚的工作模式，则应选择图7中的电路结构。否则可以选择图3或图5的电路结构以减少实现该电路所需的硬件开销。
本发明在上述实施例的基础上，还可以做各种变换。
例如，可以在时钟上升沿的驱动下写入工作模式寄存器的工作模式，也可以在下降沿的驱动下写入。
权利要求
1.一种复用管脚工作模式的自动切换装置，包括工作模式寄存器和管脚控制电路，使能、模式数据、时钟和复位信号输入到该工作模式寄存器中，在复位信号无效后，使能信号有效时，该工作模式寄存器在时钟跳变沿的驱动下，将所述模式数据写入并保存，同时将其输出到管脚控制电路，其特征在于该装置还包括一模式切换控制单元、一选择器和一逻辑单元，所述模式切换控制单元输出一模式切换控制信号到选择器控制端和逻辑单元一输入端，在复位信号无效后，将该模式切换控制信号置为有效且至少持续到驱动模式数据写入工作模式寄存器的时钟跳变沿，在总线使能有效前，将模式切换控制信号置为无效；所述选择器的一个输入为总线模式数据，另一个输入为上电复位后要自动切换到的临时切换模式数据，其输出即为输入工作模式寄存器的模式数据，其控制端的模式切换控制信号有效时，选择临时切换模式数据输出；所述逻辑单元的一个输入为总线使能，另一个输入为模式切换控制信号，对所述两输入信号进行“或”运算后，得到输入所述工作模式寄存器的使能信号。
2.如权利要求1所述的自动切换装置，其特征在于所述模式切换控制单元为一延迟器，该延迟器接收所述复位信号，在该复位信号变为无效时，至少将其延迟到驱动模式数据写入工作模式寄存器的时钟跳变沿后再输出。
3.如权利要求2所述的自动切换装置，其特征在于所述延迟器是一个D触发器，D触发器的数据输入端D接逻辑1，时钟和复位信号与工作模式寄存器的时钟和复位信号相同，D触发器的反向数据输出作为模式切换控制信号。
4.如权利要求2所述的自动切换装置，其特征在于所述延迟器是一个D触发器，复位端接0，D端接复位信号，D触发器的Q端数据输出作为模式切换控制信号。
5.如权利要求2所述的自动切换装置，其特征在于所述模式切换控制单元包括计数器和比较器，所述计数器在复位时被清零，复位无效后对计数器开始计数，当增加到最大值时，该计数器停止计数并保持最大值，计数器的计数值被输入到比较器与同样输入到比较器中的预置数据进行比较，当计数器的输出与预置数据相等时，模式切换控制信号输出为有效。
6.如权利要求5所述的自动切换装置，其特征在于所述预置数据应小于复位信号无效后和总线使能信号有效前的时钟个数，所述计数器从0开始计数。
全文摘要
本发明提出一种复用管脚工作模式的自动切换装置，包括工作模式寄存器和管脚控制电路，使能、数据、时钟和复位信号输入到工作模式寄存器中，在复位信号无效后，使能信号有效时，在时钟跳变沿，将所述模式数据写入并保存，输出到管脚控制电路，该装置还包括一模式切换控制单元、一选择器和一逻辑单元，所述模式切换控制单元输出一模式切换控制信号，在复位信号无效后，将其置为有效；所述选择器的一输入为总线模式数据，另一输入为模式2数据，其输出为工作模式寄存器的模式数据，当模式切换控制信号有效时，输出模式2数据；所述逻辑单元的一输入为总线使能，另一输入为模式切换控制信号，对两输入信号进行“或”运算，得到工作模式寄存器的使能信号。
文档编号G06F13/38GK1889066SQ20061008969
公开日2007年1月3日 申请日期2006年7月12日 优先权日2006年7月12日
发明者李磊 申请人:北京中星微电子有限公司