专利名称：基于高速处理器的jtag仿真信号增强电路的制作方法
技术领域：
本发明属于电子学设计领域，具体是基于高速处理器的JTAG仿真信号增强电路。
背景技术：
JTAG接口是IEEE1149.1规定的一种边界扫描协议，用于对IC器件的外部接口总线状态进行扫描。
近年来，随着微处理器技术的发展，越来越多的处理器和逻辑器件采用JTAG接口作为其内核与PC机通信的中介，并由此开发仿真器，实现处理器或可编程逻辑器件的在线仿真。比如FPGA，DSP，ARM，MIPS等专用处理器，都配备了专用于仿真器的JTAG接口。而且，对于DSP，FPGA，CPLD等器件，JTAG接口的仿真器是其唯一支持在线仿真与烧写程序的工具。是以JTAG接口在DSP系统，嵌入式系统中都是不可或缺的标准接口。
然而，由于先进微处理器一般都采用低功耗设计，JTAG接口的控制能力因而受到了很大程度的制约。IEEE1149.1规范本身也说明了JTAG调试线缆具有距离的限制。多数微处理器，比如ARM，DSP等，CPU对JTAG的控制都在10英寸的范围内。对一些用于高强度运算的DSP器件，比如TMS320C6000系列DSP，开发商明确说明，JTAG接口和CPU之间的距离必须在6英寸范围内。
但是，很多场合下都要求在6英寸以外的范围对处理器进行硬件仿真调试和烧写程序，因而JTAG接口的这种短距离特性严重束缚了处理器的使用场合和功能，也是无数DSP和嵌入式系统开发者为之棘手的一个问题。
对于长距离的JTAG口使用，以及支持长距离的JTAG仿真器，国内尚无类似开发案例和相关产品。
发明内容
本发明的目的在于，即针对以上问题，分析高速处理器JTAG接口的信号特征，以及其不能远距离调试的原因，提出一种基于高速处理器的JTAG仿真信号增强电路，解决JTAG不能加长线缆这一困扰高速DSP工程师多年的问题。
本发明的主要内容为基于高速处理器的JTAG仿真信号增强电路，包括有高速处理器的JTAG接口，仿真器的JTAG插头，其特征在于所述的仿真器的JTAG插头的TMS、TDI引脚分别正向接入总线驱动器后与再接入高速处理器的JTAG引脚，仿真器的JTAG插头的TMS、TDI引脚分别连接一个上拉电阻；所述的高速处理器的JTAG接口的TDO引脚正向接入总线驱动器后再接入仿真器的JTAG插头的TDO引脚；外加时钟信号正向接入总线驱动器后再接入仿真器的JTAG插头的TCK-RET引脚，仿真器的JTAG插头的PD引脚接源电压。
本发明的工作原理根据高速信号的传输特征，承载信号的扁平电缆阻抗Rl可以下式计算Rl=87ξr+1.41ln(5.98h0.8ω+t)·l]]>传输线的传播延迟trtr=850.475ξr+0.67·l]]>其中，定义对地高度为h，线宽为ω，线厚为t，有效相对介电常数为ξr，线长度为l。
根据以上提出的等效模型，扁平电缆必然会有一定的能量损失。经过实验验证，如果此能量损失占到CPU功耗的8％，JTAG信号将不可用。
另外，根据JTAG信号对时序的要求，信号必须满足时序完整性方程T1≥tvalid+tflight+tsetup+CLKskew+CLKjittertvalid+tflight≥thold+CLKskew+CLKjitter上述各参数的解释与定义定义JTAG协议的同步时钟(或者说PC与高速处理器通过JTAG交换数据的时钟频率)为T1；定义信号所经过的器件(比如驱动器)的建立时间(即时钟上升沿到达前，数据保持有效所需的时间)为tsetup；定义信号所经过的器件(比如驱动器)的保持时间(即时钟上升沿到达后，数据保持有效所需的时间)为thold；定义信号在印刷板上的飞行时间(即信号传输的时延)为tflight；定义信号的有效时间为tvalid；定义时钟歪斜偏差为CLKskew；定义时钟抖动偏差为CLKjitter。
如果各个信号的线缆长度不一，或者某些信号经过了驱动，可能造成以上两个方程不满足，打破JTAG接口信号的时序规则，同样造成JTAG长线缆接口信号的不可用。
对于以上所述的功耗问题，可以将信号线加驱动，并将部分信号上拉，增强了处理器的驱动能力。用外部时钟来同步JTAG接口中的时钟，对其起到校正的作用。
同时，因为经过驱动的信号必须满足限定的时序完整性，所以对驱动器的选择应该有如下限定tsetup≤T1-tvalid-tflight-CLKskew-CLKjitterthold≤CLKskew+CLKjitter-tvalid-tflight发明的效果将以上在DSP系统中试验，完全可以解决JTAG线缆不能加长的问题。
表1 DSP的普通型JTAG和增强型JTAG效果对比表
如表中所示，普通型JTAG接口在线缆拉长时，源端电流急剧下降，在40cm线缆下，源端电流只有原来的64％，使JTAG不能正常工作。而对增强型JTAG而言，在线缆100cm时，源端电流只被下拉了0.01A。经过测试，增强型线缆在l20cm时仍然可用。
图1为本发明电路图。
图2为本发明TMS320C6713芯片的增强型JTAG接口电路图。
具体实施例方式
以TI公司推出的高速浮点DSP芯片TMS320C6713为例。TMS320C6713主频300MHZ，内核电压为1.2V，功耗1.1W，是典型的高速低功耗处理器。对其JTAG接口进行测试，发现其与PC交换数据的速度因仿真器模式而异，一般性能的仿真器工作在80MHZ以上。
经过调查，市面上所有的基于TMS320C6713的JTAG接口与处理器的距离均在10厘米以内(即目前应用的所有高速处理器，其仿真器与电路板之间的距离均在10厘米以内，没有发现有突破此距离的实例，严重束缚了高速处理器的应用场合。这正是此增强模块所要解决的问题)。用扁平线缆将JTAG接口延长到20厘米，发系统电流被拉低，而且无法正常进入仿真状态，即目标板无法与PC机通信。
TMS320C6713的JTAG接口有13根信号线，可以将其改为增强型JTAG接口。为增强DSP的输出驱动能力，将EMUO，EMU1，TMS，TDI上拉到3.3V(根据TTL电平特性，与仿真器接收的信号容限，以及电阻的标称值，其中上拉电阻R5，R6，R7，R8取4.7K欧姆)；用设置好的外部时钟来同步JTAG协议中的时钟；同时，对TMS，TDI，TDO和TCK_RET信号分别接沿信号传输方向的总线驱动；并对长线缆进行端接，避免信号的反射。具体电路参见图2。
其中，由于线缆在加长时会有反射，所以需要端接。考虑到高速处理器的源端驱动能力过小，故采用始端串联端接。根据式(5)中的计算，传输线的阻抗大约为30欧姆，所以取R1＝R2＝R3＝33欧姆即可。
权利要求
1.基于高速处理器的JTAG仿真信号增强电路，包括有高速处理器的JTAG接口，仿真器的JTAG插头，其特征在于所述的仿真器的的JTAG插头的TMS、TDI引脚分别正向接入总线驱动器后与再接入高速处理器的JTAG引脚，仿真器的JTAG插头的TMS、TDI引脚分别连接一个上拉电阻；所述的高速处理器的JTAG接口的TDO引脚正向接入总线驱动器后再接入仿真器的JTAG插头的TDO引脚；外加时钟信号正向接入总线驱动器后再接入仿真器的JTAG插头的TCK-RET引脚，仿真器的JTAG插头的PD引脚接源电压。
全文摘要
本发明对高速低功耗处理器的JTAG接口和IEEE1149.1标准进行了定量分析，并通过分析的结果，创新性地提出了增强型JTAG接口。利用提出的增强型JTAG接口的原理，对TMS320C6713的JTAG口进行了增强型改造。改造后的JTAG接口可以支持长达120cm的扁平线缆，达到了国内先进水平。增强型JTAG接口的设计，解决了高速低功耗处理器在远距离不能实时硬件仿真的难题，将会加大DSP、FPGA、ARM等处理器的应用场合。本设计方案完全可用于DSP系统的远距离调试，对相关的嵌入式、FPGA系统设计，具有一定的参考价值。
文档编号G06F13/40GK1996274SQ20061015596
公开日2007年7月11日 申请日期2006年12月25日 优先权日2006年12月25日
发明者熊伟, 方勇华, 董大明, 李大成, 兰天鸽 申请人:中国科学院安徽光学精密机械研究所