专利名称：存储器数据保护装置及ic卡用lsi的制作方法
技术领域：
本发明涉及通过对如IC卡中使用的LSI等那样的存储有安全数据的存储器进行访问控制来提高安全功能的存储器数据保护装置和IC卡用LSI。
背景技术：
安装了存储有安全数据的存储器的IC卡用LSI被用在电子车票、信用卡等上。
IC卡用LSI中通常安装有ROM、SRAM和非易失性存储器，其中，ROM存储应用程序和控制程序，SRAM暂时存储动作中生成的数据，非易失性存储器即使切断电源也能保持数据。这些存储器存储有关于个人隐私的信息、钱财信息等数据，因此确保安全是重要的课题。
以往，作为提高了安全功能的半导体集成电路，例如有日本特开2005-25340号公报中记载的技术。这种技术，预先将存储器上的任意的地址范围设定为读禁止区域和写禁止区域，在对各区域禁止的访问发生时，禁止生成对存储器的访问控制信号，使其不能对存储器进行访问，由此确保了安全。
但是，在上述日本特开2005-25340号公报记载的技术中，由于禁止生成访问控制信号使其不能对存储器进行访问，因此，在发生了非法读入、非法写入等非法访问时，存储在存储器中的数据虽然不能进行读处理、写处理，但是存在被判断为该被保护的存储区域为存储有安全数据的重要数据区域，重要数据区域的位置被辨识的可能性。当重要数据区域的位置被辨识时，通过对存储器的探查(probing)可以对存储在存储器中的安全数据进行篡改，并且能使LSI非法动作和对其进行动作分析，因此不能说保证了数据处于安全状态。
发明内容
本发明的目的在于提供一种存储器数据保护装置，即使在发生了非法访问时，也能使得存储有安全数据的重要数据区域的位置不被辨识，从而保护安全数据。
为了实现上述目的，本发明在有非法访问时，也不会访问存储有安全数据的重要数据区域，而访问完全不同的其他区域，或者删除安全数据本身，在非法访问后，将该非法访问通知给外部。
具体来说，本发明的存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序将要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；映射变更部，在由上述访问可否判断部拒绝上述执行程序执行的对上述存储器内的安全数据的访问时，将要访问的安全数据的逻辑地址的映射变更为与存储有该安全数据的区域不同的存储空间上的区域。
本发明的存储器数据保护装置的一实施例，其特征在于上述存储器内的安全数据存储在来自对上述安全数据没有访问权限的程序的访问被限制的访问限制区域。
本发明的存储器数据保护装置的一实施例，其特征在于上述映射变更部将存储在上述存储器的访问限制区域的安全数据的逻辑地址的映射变更为存储在上述访问限制区域以外的非访问限制区域内的数据的物理地址。
本发明的存储器数据保护装置的一实施例，其特征在于在存储空间上设置非法访问用区域，并将物理地址分配给上述非法访问用区域，上述映射变更部将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述非法访问用区域的物理地址。
本发明的存储器数据保护装置的一实施例，其特征在于在存储空间上设置非法访问用寄存器，并将物理地址分配给上述非法访问用寄存器，上述映射变更部将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述非法访问用寄存器的物理地址。
本发明的存储器数据保护装置的一实施例，其特征在于，还具有使信号的输出等待预定时间的等待电路，以及产生预定位数的随机数的随机数发生电路，上述映射变更部，在上述执行程序执行的对上述存储器内的安全数据的访问为读处理访问时，将在上述随机数发生电路中产生的随机数输出到上述CPU，在上述执行程序执行的对上述存储器内的安全数据的访问为写处理访问时，按照从上述CPU输出的存储器控制信号的定时，将由上述等待电路使其等待后的确认信号输出到上述CPU。
本发明的存储器数据保护装置的一实施例，其特征在于，还具有使信号的输出等待预定时间的等待电路，以及在上述ROM内部，存储有伪数据的伪数据区域，上述映射变更部，在上述执行程序执行的对上述存储器内的安全数据的访问为读处理访问时，将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述伪数据区域的物理地址，将上述伪数据区域内的伪数据输出到上述CPU，在上述执行程序执行的对上述存储器内的安全数据的访问为写处理访问时，按照从上述CPU输出的存储器控制信号的定时，将由上述等待电路使其等待后的确认信号输出到上述CPU。
本发明的存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；数据变更部，在由上述访问可否判断部拒绝上述执行程序执行的对上述存储器内的安全数据的访问时，将要访问的安全数据改写为预定数据或删除。
本发明的存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；非法访问存储部，在由上述访问可否判断部拒绝上述执行程序执行的对上述存储器内的安全数据的访问时，存储该非法访问，非法访问通知部，将存储在上述非法访问存储部的非法访问通知给外部。
本发明的存储器数据保护装置的一实施例，其特征在于，上述非法访问存储部是设在上述存储器内的非法访问次数存储区域，上述非法访问通知部，将存储在上述非法访问次数存储区域的非法访问次数和存储在上述存储器内的非法访问规定次数相比较，当上述非法访问次数大于等于上述非法访问规定次数时，将存储在上述非法访问次数存储区域中的非法访问通知给外部。
本发明的IC卡用LSI是安装在IC卡上的IC卡用LSI，其特征在于，具有上述存储器数据保护装置。
由此，在本发明中，在CPU执行的执行程序没有对存储器内的安全数据的访问权限，并且该执行程序将要访问上述安全数据时，将执行程序将要访问的安全数据的逻辑地址的映射变更为与该安全数据不同的存储空间上的区域，执行程序不访问安全数据，而访问映射变更后的区域，由此使得不可能对安全数据进行访问。另外，由于变更映射后进行读处理、写处理，因此能够防止存储有安全数据的重要数据区域的位置被辨识。
在本发明中，在CPU执行的执行程序没有对存储器内的安全数据的访问权限，并且该执行程序要访问上述安全数据时，从存储器上删除或者改写执行程序将要访问的安全数据，因此能够使之不能对安全数据本身进行访问，并且，由于安全数据本身被删除或者被改写，因此能够防止存储有安全数据的重要数据区域的位置被辨识。
在本发明中，在CPU执行的执行程序没有对存储器内的安全数据的访问权限，并且该执行程序要访问上述安全数据时，存储该非法访问，将所存储的非法访问通知给外部，通过使得不能进行存储器数据保护装置和外部的数据交换，能够可靠地进行对安全数据的访问控制。
图1是表示本发明第一实施例的存储器数据保护装置的存储器数据保护方法的概略处理流程的流程图。
图2是表示所述存储器数据保护装置的存储空间的示意图。
图3是表示所述存储器数据保护装置的整体结构的框图。
图4是表示本发明第二实施例的存储器数据保护装置的整体结构的框图。
图5是表示本发明第三实施例的存储器数据保护装置的整体结构的框图。
图6是表示本发明第四实施例的存储器数据保护装置的整体结构的框图。
图7是表示本发明第五实施例的存储器数据保护装置的存储器数据保护方法的概略处理流程的流程图。
图8是表示所述存储器数据保护装置的整体结构的框图。
图9是表示本发明第6实施例的存储器数据保护装置的整体结构的框图。
图10是表示本发明第7实施例的存储器数据保护装置的整体结构的框图。
具体实施例方式
以下，根据
本发明的各优选实施例。
(第一实施例)图1是表示本发明第一实施例的存储器数据保护装置的存储器数据保护方法的概略处理流程的流程图。
在该图中，根据CPU要执行的执行程序发生对存储器内的数据访问时(步骤S1)，判断上述执行程序对存储器内的安全数据的访问权限(步骤S2)。在此，本发明的存储器数据保护装置中具有的ROM中，存储有对安全数据有访问权限的库文件等API程序、和没有该访问权限的应用程序等OS程序，在上述步骤S2中，判断CPU从ROM中读出的执行程序是否为上述API程序和上述OS程序中的任意一个程序，并判断访问权限。
根据在上述步骤S2中判断的上述执行程序的访问权限和上述执行程序要访问的存储器内的数据的了逻辑地址，判断上述执行程序是否能够访问该所要访问的数据(步骤S3)。在此，所要访问的数据为安全数据以外的数据时，不论上述执行程序的访问权限如何，都允许对该数据的访问。在所要访问的数据为安全数据时，当上述执行程序有访问权限的情况下，允许对该安全数据的访问，在上述执行程序没有访问权限的情况下，判断为该执行程序的访问为非法访问，拒绝对安全数据的访问。
在上述步骤S3中，在判断为允许访问时，将上述执行程序要访问的数据的逻辑地址映射为该数据的物理地址，并进行读处理、写处理这些数据处理(步骤S4)。
在上述步骤S3中，在判断为拒绝访问时，将上述执行程序要访问的安全数据的逻辑地址的映射变更为与该安全数据不同的存储空间上的区域(步骤S5)。之后，对变更映射后的数据进行读处理、写处理这些数据处理(步骤S6)。
根据上述步骤S1～步骤S6的处理流程，根据CPU要执行的执行程序对安全数据的访问权限、和上述执行程序要访问的数据是否为安全数据，进行对存储器内的数据的访问控制。
在发生了对存储器内的安全数据的非法访问时，变更该安全数据的物理地址的映射，对变更映射后的数据进行数据处理，因此可以可靠地实现对存储器中保存的安全数据的访问控制。另外，在变更了映射后，实际上进行读处理、写处理，因此能够防止存储有安全数据的存储区域的位置被辨识，从而更加可靠地保护安全数据。
图2是表示所述存储器数据保护装置的存储空间的示意图。
在该图中，当存储器数据保护装置内具有ROM、SRAM(存储器)和非易失性存储器(存储器)时，在存储空间150上设有与ROM、SRAM、非易失性存储器各自对应的ROM区域151、SRAM区域152、外部存储区域153，并分配物理地址。
作为存储器的上述SRAM和上述非易失性存储器中存储有安全数据，上述安全数据存储在来自对该安全数据没有访问权限的程序、即上述ROM的OS程序区域内的执行程序的访问受到限制的访问限制区域中。不限于对上述安全数据的访问权限，上述ROM的执行程序可访问的数据也存储在上述访问限制区域以外的非访问限制区域中。上述SRAM和上述非易失性存储器也同样地，关于上述ROM，根据对该ROM内的数据的访问权限，也区分为访问限制区域和非访问限制区域。
另外，如该图所示，访问限制区域、非访问限制区域，当然不需要分配连续的物理地址，也可以分配不连续的物理地址。
以下具体说明的本发明的存储器数据保护装置，涉及保护上述SRAM和上述非易失性存储器中存储的安全数据免遭泄漏的存储器数据保护装置。
图3是表示本实施例的存储器数据保护装置的整体结构的框图。
在该图中，存储器数据保护装置100包括CPU 110、存储块120、访问权限判断部130、以及访问控制部140。在上述存储块120中，121是ROM，122是SRAM(存储器)，123是非易失性存储器(存储器)。R-AD是对上述ROM121内的数据的逻辑地址，S-AD是对上述SRAM122内的数据的逻辑地址，X-AD是对上述非易失性存储器123内的数据的逻辑地址，MCS是存储器控制信号。AB是程序地址总线，DB是程序数据总线，通过上述程序地址总线AB和上述程序数据总线DB，上述CPU110执行上述ROM121中存储的程序。
在上述访问权限判断部130的内部，具有执行程序地址解码电路131和模式设定电路132，在上述访问控制部140的内部具有访问可否判断电路(访问可否判断部)141、存储空间解码电路(映射变更部)142、以及存储器控制电路143。
150与图2同样地，示意性地表示出本实施例的存储器数据保护装置的存储空间，在存储空间150上设有非法访问用区域155，并分配物理地址给该非法访问用区域155。另外，上述非法访问用区域155中存储有预先设定的随机数。
以下说明本实施例的存储器数据保护装置的动作。
CPU110要执行ROM121内的程序时，该执行程序的逻辑地址通过程序地址总线AB输入到访问权限判断部130。
在访问权限判断部130，在执行程序地址解码电路131中，将上述执行程序的逻辑地址解码为该执行程序的物理地址。之后，将解码后的执行程序的物理地址输入到模式设定电路132中，判断上述执行程序是否为对存储器122、123内的安全数据有访问权限的API程序、是否为没有该访问权限的OS程序，并将访问权限信号AAS输出到访问控制部140。
在访问控制部140，将存储器控制信号MCS、上述访问权限信号AAS、以及上述执行程序将要访问的数据的逻辑地址R-AD、S-AD、X-AD输入到访问可否判断电路141中，判断上述执行程序能否访问该要访问的数据，并输出访问可否信号ADS。
上述执行程序是对上述存储器122、123内的安全数据没有访问权限的OS程序区域内的程序，并且在该执行程序要访问上述存储器122、123的访问限制区域时，上述访问可否信号ADS输出拒绝上述执行程序访问安全数据的访问可否信号ADS。在其他情况下，例如在执行程序为OS程序区域内的程序并且要访问上述存储器122、123内的非访问限制区域中存储的数据时，输出允许访问的访问可否信号ADS。在从上述访问可否判断电路141输出的访问可否信号ADS表示拒绝访问时，判断为对上述执行程序的安全数据的访问为非法访问。
从上述访问可否判断电路141输出的访问可否信号ADS被输入到存储空间地址解码电路142中，根据上述访问可否信号ADS，进行上述执行程序要访问的数据的逻辑地址R-AD、S-AD、X-AD的映射。
在根据上述访问可否信号ADS而允许对上述要访问的数据的访问时，将要访问的数据的逻辑地址映射成该数据物理地址，将上述执行程序要访问的数据的物理地址作为访问地址MA输出到存储器控制电路143。在拒绝对上述要访问的数据的访问时，将该要访问的数据、即存储器122、123的访问限制区域内的安全数据的逻辑地址的映射变更成设置在存储空间150中的非法访问用区域155的物理地址，并将上述非法访问用区域155的物理地址作为访问地址MA输出到存储器控制电路143。
存储器控制电路143，根据存储器控制信号MCS和从上述存储空间地址解码电路142输出的访问地址MA，输出对存储空间150的访问控制信号ACS，进行数据的处理。
在非法访问为读处理访问时，CPU110中读入在非法访问用区域155中预先设定的随机数。在非法访问为写处理访问时，在非法访问用区域155中盖写值并进行存储。数据的写处理、读处理结束时，存储器控制电路143向CPU110输出确认信号ACN，由此传达处理结束的信息。
图3中，CPU110将要执行的执行程序为OS程序，该OS程序将要访问外部存储区域153的访问控制区域内，但在访问可否判断电路141中被判断为非法访问，对该将要访问的安全数据的访问被拒绝，因此在存储空间地址解码电路142中，将要访问的数据的逻辑地址的映射变更为被分配给非法访问用区域155的物理地址，设定访问地址MA，由存储器控制电路143来访问该变更映射后的上述非法访问用区域155。
如上所述，在存储空间150中设置非法访问用区域155，发生了非法访问时，将执行程序要访问的安全数据的逻辑地址的映射变更为分配给上述非法访问用区域155的物理地址，由此在上述非法访问用区域155进行读处理、写处理，能够使得存储有安全数据的访问限制区域的位置不被辨识，可靠地保护该安全数据免于泄漏。
另外，在本实施例中，在物理存储空间150中设置非法访问用区域155，进行了对该非法访问用区域155的物理地址的映射，但即使对存储器122、123、ROM121的非访问限制区域进行映射，也可以保护上述存储器122、123内的安全数据免遭泄露。
(第二实施例)图4是表示本发明第二实施例的存储器数据保护装置的整体结构的框图。
本实施例的存储器数据保护装置200与图3所示的第一实施例的存储器数据保护装置100不同之处仅在于存储空间150中具有一个非法访问用寄存器250。对于其他结构，由于与第一实施例相同，因此省略其说明。
存储空间150中设置的非法访问用寄存器250内存储有预先设定的随机数。在访问控制部140内的访问可否判断电路141中判断为非法访问时，存储空间地址解码电路142将执行程序将要访问的安全数据的逻辑地址的映射变更成分配给上述非法访问用寄存器250的物理地址，将上述非法访问用寄存器250的物理地址作为访问地址MA输出到存储器控制电路143。
上述存储器控制电路143输出访问控制信号ACS以访问上述非法访问用寄存器250的物理地址，根据上述访问控制信号ACS，对上述非法访问用寄存器250内的数据执行读处理、写处理。
在非法访问为读处理时，CPU110中读入在非法访问用寄存器250中预先设定的随机数。在非法访问为写处理时，在非法访问用寄存器250中盖写值并进行存储。在数据的读处理、写处理结束时，存储器控制电路143向CPU110输出确认信号，由此传达处理结束的信息。
如上所述，在存储空间150中设置非法访问用寄存器250，当发生了非法访问时，变更物理地址的映射以使其访问该非法访问用寄存器250，进行读处理、写处理，因此可以使得存储器122、123内的访问限制区域的位置不被辨识，可靠地保护安全数据。
另外，在本实施例中，设置有一个非法访问用寄存器250，因而非法访问所需的物理地址为一个，即使是存储空间小的CPU也能适用。非法访问用寄存器250不限于一个，也可以有多个。
(第三实施例)图5是表示本发明第三实施例的存储器数据保护装置的整体结构的框图。
本实施例的存储器数据保护装置300与图3所示的第一实施例的存储器数据保护装置100不同之处仅在于在存储器控制电路350的内部具有等待电路351和随机数发生电路352。对于其他结构，由于与第一实施例的存储器数据保护装置相同，因此省略其说明。
在访问控制部140内的访问可否判断电路141中判断为非法访问时，存储空间地址解码电路142将执行程序要访问的安全数据的逻辑地址传送到上述存储器控制电路350。
在对上述执行程序的安全数据的访问为写处理访问时，按照从CPU11输入的存储器控制信号MCS、和符合上述存储空间地址解码电路142中输入的执行程序要访问的安全数据的逻辑地址的存储器中的处理定时，将由上述等待电路351使其等待了通常的写处理访问所需时间后的确认信号ACN返回上述CPU110，从而使上述CPU110识别为进行了写处理。而在上述执行程序进行的访问为读处理访问时，按照从CPU110输入的存储器控制信号MCS、和符合从上述存储空间地址解码电路142输入的执行程序要访问的安全数据的逻辑地址的存储器中的处理定时，将由上述等待电路351使其等待了通常的读处理访问所需时间后的随机数发生信号RGS输出到随机数发生电路352，并将在上述随机数发生电路352中产生的随机数返回给CPU110，从而进行读处理。
如上所述，通过还设置等待电路351和随机数发生电路352，并使用这些电路反映出实际上进行了读处理、写处理，由此能够使得存储器122、123内的访问限制区域的位置不被辨识，可靠地保护安全数据。
另外，由于不对存储器122、123内的数据变更映射地进行数据处理，因此能够更加可靠地保护安全数据。
另外，本实施例的存储器数据保护装置，在同一安全数据存在多次非法读处理访问时，读出到CPU110的数据每次都不同，但是通过新设置随机数存储部，并在非法读处理访问时存储返回到CPU110的值，就可以针对对同一安全数据的非法读访问，对CPU110返回同一值。
在本实施例中，由于存储空间没有任何变更，因此当该存储空间没有富余时采用该方法是有效的。
(第四实施例)图6是表示本发明第四实施例的存储器数据保护装置的整体结构的框图。
本实施例的存储器数据保护装置400与图5所示的第三实施例的存储器数据保护装置300不同之处仅在于ROM121的内部设有伪数据区域455。对于其他结构，由于与第三实施例相同，因此省略其说明。
设在上述ROM121中的伪数据区域455存储有预先设定的伪数据。在访问控制部140内的访问可否判断电路141中判断为非法访问时，在该非法访问为读处理访问时，存储空间地址解码电路142将执行程序将要访问的安全数据的逻辑地址的映射变更成分配给上述伪数据区域455的物理地址，将上述伪数据区域455的物理地址作为访问地址MA输出到存储器控制电路450。上述存储器控制电路450内的等待电路451，在接收到上述访问地址MA后，按照从CPU110输入的存储器控制信号MCS的定时，输出由上述等待电路351使其等待了与读处理访问相对应的时间后的访问控制信号ACS，访问作为上述伪数据区域455的物理地址的访问地址MA，读出上述伪数据区域455内的伪数据。
在上述执行程序对安全数据的访问为写处理访问时，与上述第三实施例同样地，存储空间地址解码电路142将执行程序要访问的安全数据的逻辑地址输出到上述存储器控制电路450，将由上述等待电路351使其等待了与写处理访问相对应的时间后的确认信号ACN返回给上述CPU110。
如上所述，上述ROM121内具有伪数据区域455，在非法的读访问发生时读出上述伪数据区域455内的伪数据，由此即使是存在有多次的非法读访问时，也能够对同一安全数据的非法读访问，将同一值返回给CPU110。通过在上述ROM121的空区域设置上述伪数据区域455，能够有效地利用上述ROM121。
(第五实施例)图7是表示本发明第五实施例的存储器数据保护装置的存储器数据保护方法的概略处理流程的图。
在该图中，关于步骤S1～步骤S4的处理，与图1的流程图相同，因此省略其说明。
在步骤S3中，当判断为拒绝访问时，通过删除执行程序要访问的安全数据，或者存储非法访问将该存储有的非法访问通过给外部，由此保护存储器数据(步骤S7)。
根据上述处理，在发生了非法访问时，通过从存储器中删除执行程序要访问的安全数据，使得不可能进行对安全数据本身的访问，或者将存储的非法访问通知给外部，使得不能进行存储器数据保护装置和外部的数据交换，从而能够可靠地进行对安全数据的访问控制，保护安全数据。
图8是表示本实施例的存储器数据保护装置的整体结构的框图。
在该图中，存储器数据保护装置500具有CPU110、存储块120、访问权限判断部130、以及访问控制部550。在上述存储块120中，121是ROM、122是SRAM(存储器)、123是非易失性存储器(存储器)。R-AD是对上述ROM121内的数据的逻辑地址，S-AD是对上述SRAM122内的数据的逻辑地址，X-AD是对上述非易失性存储器123内的数据的逻辑地址，MCS是存储器控制信号。AB是程序地址总线，DB是程序数据总线，通过上述程序地址总线AB和上述程序数据总线DB，上述CPU110执行上述ROM121中存储的程序。
在上述访问权限判断部130的内部，具有执行程序地址解码电路131和模式设定电路132，在上述访问控制部550的内部具有访问可否判断电路(访问可否判断部)141、和存储器控制电路(数据变更部)555。
以下说明本实施例的存储器数据保护装置的动作。
在CPU110要执行ROM121内的程序时，其执行程序的逻辑地址通过程序地址总线AB输入到访问权限判断部130。
在访问权限判断部130，在执行程序地址解码电路131中，将上述执行程序的逻辑地址解码为该执行程序的物理地址。之后，将解码后的执行程序的物理地址输入到模式设定电路132中，判断上述执行程序是否为对存储器122、123内的安全数据有访问权限的API程序、是否为没有该访问权限的OS程序，并将访问权限信号AAS输出到访问控制部550。
在访问控制部550，将存储器控制信号MCS、上述访问权限信号AAS、以及上述执行程序将要访问的数据的逻辑地址R-AD、S-AD、X-AD输入到访问可否判断电路141中，判断上述执行程序能否访问该要访问的数据，并输出访问可否信号ADS到存储器控制电路555。
根据访问可否信号ADS，在上述执行程序执行对上述要访问的安全数据的访问被拒绝时，即被判断为非法访问时，上述存储器控制电路555输出用于删除上述执行程序要访问的安全数据的存储器删除信号MES。通过输出上述存储器删除信号MES，存储在存储器内的安全数据的所有位被盖写“0”值或“1”值，安全数据被重写。
如上所述，在发生了非法访问时，通过将存储在存储器上的安全数据改写成预定的数据，从而原来的安全数据本身被删除，不能对该安全数据进行访问，因此即使在反复进行了非法访问的情况下，也能可靠地保护存储器数据。
(第六实施例)图9是表示本发明第6实施例的存储器数据保护装置的整体结构的框图。
在该图中，存储器数据保护装置600具有CPU110、存储块120、访问权限判断部130、以及访问控制部650。在上述存储块120中，121是ROM、122是SRAM(存储器)、123是非易失性存储器(存储器)。R-AD是对上述ROM121内的数据的逻辑地址，S-AD是对上述SRAM122内的数据的逻辑地址，X-AD是对上述非易失性存储器123内的数据的逻辑地址，MCS是存储器控制信号。AB是程序地址总线，DB是程序数据总线，通过上述程序地址总线AB和上述程序数据总线DB，上述CPU110执行上述ROM121中存储的程序。
在上述访问权限判断部130的内部，具有执行程序地址解码电路131和模式设定电路132，在上述访问控制部650的内部具有访问可否判断电路(访问可否判断部)141、存储器控制电路651、以及比较器(非法访问通知部)652。另外，在上述非易失性存储器123的访问限制区域内设有非法访问发生标志区域(非法访问存储部)655。
以下说明本实施例的存储器数据保护装置的动作。
在CPU110要执行ROM121内的程序时，其执行程序的逻辑地址通过程序地址总线AB输入到访问权限判断部130。
在访问权限判断部130，在执行程序地址解码电路131中，将上述执行程序的逻辑地址解码为该执行程序的物理地址。之后，将解码后的执行程序的物理地址输入到模式设定电路132中，判断上述执行程序是否为对存储器122、123内的安全数据有访问权限的API程序、是否为没有该访问权限的OS程序，并将访问权限信号AAS输出到访问控制部650。
在访问控制部650，将存储器控制信号MCS、上述访问权限信号AAS、以及上述执行程序将要访问的数据的逻辑地址R-AD、S-AD、X-AD输入到访问可否判断电路141中，判断上述执行程序能否访问该要访问的数据，并输出访问可否信号ADS到存储器控制电路651。
根据上述访问可否信号ADS，在上述执行程序执行对上述要访问的安全数据的访问被拒绝时，即被判断为非法访问时，上述存储器控制电路651将非法访问信号IAS输出到非法访问发生标志区域655，在上述非法访问发生标志区域655存储非法访问。在此，例如，在上述非法访问发生标志区域655写入了“低”值时，根据上述非法访问信号IAS将“高”值写入非法访问发生标志区域655。
其中，为了不被非法访问读出，上述非法访问发生标志区域655，被设置在非易失性存储器123的访问限制区域内，由于对上述非法访问发生标志区域655设定了物理地址，因此在有非法访问的情况下，上述存储器控制电路651输出上述非法访问信号IAS使得能够访问该特定的物理地址，从而在上述非法访问发生标志区域655中存储非法访问。
在与外部进行通信时，将写入到上述非法访问发生标志区域655中的“低”值或“高”值和预先输入的“高”值输入比较器652中，当该两个值不一致时，将非法访问通知给外部。例如，通过将非法访问通知给外部的读取装置，使之成为不能进行之后的通信的状态。
如上所述，在发生了非法访问时，通过将该非法访问通知给外部，使存储器数据保护装置和外部不能进行数据交换，来禁止读出存储数据，因此能够可靠地实现对安全数据的访问控制，从而保护安全数据。
(第七实施例)图10是表示本发明第7实施例的存储器数据保护装置的整体结构的框图。
本实施例的存储器数据保护装置700与图9所示的第六实施例的存储器数据保护装置600不同之处仅在于，在访问控制部750的内部具有计数器电路751，并且，在非易失性存储器123的访问限制区域的内部，具有非法访问次数存储区域755和非法访问规定次数存储区域756。关于其他的结构，与第六实施例相同，因此省略其说明。
从访问控制部750内的访问可否判断电路141输出的访问可否信号ADS输入到计数器电路751中，在上述计数器电路751中对非法访问次数进行计数，将该非法访问次数NOI输出到存储器控制电路752中。上述存储器控制电路752将上述非法访问次数NOI输出到存储器内的非法访问次数存储区域755，在上述非法访问次数存储区域755存储非法访问次数NOI。该非法访问次数NOI是不能通过非法访问来非法地判断辨识安全数据及其存储区域的较少的次数。
其中，上述非法访问次数存储区域755设在访问限制区域内，但是与上述第六实施例同样地，在有非法访问时控制上述存储器控制电路752使得能够访问上述非法访问次数存储部755的物理地址，从而存储非法访问次数NOI。
在与外部进行通信时，将上述非法访问次数NOI、和预先设定在非法访问规定次数存储区域756中的非法访问规定次数NOB输入比较器753，当上述非法访问次数NOI大于等于上述非法访问规定次数NOB时(NOI≥NOB)，通过将非法访问通知给复位电路(未图示)，使存储器数据保护装置700复位、停止以后的动作。
如上述那样，在发生了非法访问规定次数NOB以上的非法访问时，使存储器数据保护装置700的动作复位使得不能进行以后的动作，由此存储器数据保护装置和外部不能进行数据交换，从而禁止读出存储数据，因此能够可靠地实现对安全数据的访问控制，从而保护安全数据。
另外，如果设定了非法访问规定次数NOB，并且为小于该非法访问规定次数NOB的非法访问次数，不使存储器数据保护装置700复位，从而能进一步防止存储有安全数据的访问限制区域的位置被辨识，保护安全数据免遭泄漏。
另外，本发明的第一～第七实施例所示的存储器数据保护装置可以分别单独地构成电路，也可以通过组合进一步提高安全性。例如，通过将本发明的第一～第四实施例中的任意一个存储器数据保护装置和第七实施例的存储器数据保护装置进行组合，在发生了非法访问时，映射成与安全数据不同的数据，在非法访问次数为大于等于非法访问规定次数的次数时，将存储器数据保护装置复位，可以使以后的动作不能进行。
权利要求
1.一种存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；映射变更部，在由上述访问可否判断部拒绝了上述执行程序执行对上述存储器内的安全数据的访问时，将该要访问的安全数据的逻辑地址的映射变更到与存储有该安全数据的区域不同的存储空间上的区域。
2.根据权利要求1所述的存储器数据保护装置，其特征在于上述存储器内的安全数据存储在来自对上述安全数据没有访问权限的程序的访问被限制的访问限制区域。
3.根据权利要求2所述的存储器数据保护装置，其特征在于上述映射变更部将存储在上述存储器的访问限制区域的安全数据的逻辑地址的映射变更为存储在上述访问限制区域以外的非访问限制区域内的数据的物理地址。
4.根据权利要求1所述的存储器数据保护装置，其特征在于在存储空间上设置非法访问用区域，并将物理地址分配给上述非法访问用区域，上述映射变更部将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述非法访问用区域的物理地址。
5.根据权利要求1所述的存储器数据保护装置，其特征在于在存储空间上设置非法访问用寄存器，并将物理地址分配给上述非法访问用寄存器，上述映射变更部将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述非法访问用寄存器的物理地址。
6.根据权利要求1所述的存储器数据保护装置，其特征在于，还具有等待电路，使信号的输出等待预定时间；以及随机数发生电路，产生预定位数的随机数，上述映射变更部，在上述执行程序执行的对上述存储器内的安全数据的访问为读处理访问时，将在上述随机数发生电路中产生的随机数输出到上述CPU，在上述执行程序执行的对上述存储器内的安全数据的访问为写处理访问时，按照从上述CPU输出的存储器控制信号的定时，将由上述等待电路使其等待后的确认信号输出到上述CPU。
7.根据权利要求1所述的存储器数据保护装置，其特征在于，还具有，等待电路，使信号的输出等待预定时间；以及伪数据区域，设置在上述ROM内部，存储有伪数据，上述映射变更部，在上述执行程序执行的对上述存储器内的安全数据的访问为读处理访问时，将存储在上述存储器中的安全数据的逻辑地址的映射变更为上述伪数据区域的物理地址，将上述伪数据区域内的伪数据输出到上述CPU，在上述执行程序执行的对上述存储器内的安全数据的访问为写处理访问时，按照从上述CPU输出的存储器控制信号的定时，将由上述等待电路使其等待后的确认信号输出到上述CPU。
8.一种存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；数据变更部，在由上述访问可否判断部拒绝上述执行程序执行的对上述存储器内的安全数据的访问时，将要访问的安全数据改写为预定数据或删除。
9.一种存储器数据保护装置，在具有存储器、ROM和CPU的半导体集成电路中，保护上述存储器内的安全数据免遭泄漏，其中，上述存储器存储有安全数据，上述ROM存储有对上述存储器内的安全数据有访问权限的程序和没有该访问权限的程序，上述CPU执行上述ROM内的程序，所述存储器数据保护装置的特征在于，包括访问权限判断部，判断上述CPU将要执行的执行程序对上述存储器内的安全数据的访问权限；访问可否判断部，根据上述访问权限判断部的判断结果和上述执行程序要访问的数据的逻辑地址，判断上述执行程序能否访问上述存储器内的安全数据；非法访问存储部，在由上述访问可否判断部拒绝了上述执行程序执行的对上述存储器内的安全数据的访问时，存储该非法访问，非法访问通知部，将存储在上述非法访问存储部的非法访问通知给外部。
10.根据权利要求9所述的存储器数据保护装置，其特征在于，上述非法访问存储部是设在上述存储器内的非法访问次数存储区域，上述非法访问通知部，将存储在上述非法访问次数存储区域的非法访问次数和存储在上述存储器内的非法访问规定次数相比较，当上述非法访问次数大于等于上述非法访问规定次数时，将存储在上述非法访问次数存储区域中的非法访问通知给外部。
11.一种安装在IC卡上的IC卡用LSI，其特征在于，具有上述权利要求1所述的存储器数据保护装置。
12.一种安装在IC卡上的IC卡用LSI，其特征在于，具有上述权利要求8所述的存储器数据保护装置。
13.安装在IC卡上的IC卡用LSI，其特征在于，具有上述权利要求9所述的存储器数据保护装置。
全文摘要
本发明提供一种存储器数据保护装置，在存储空间设置非法访问用区域，并将物理地址分配给该非法访问用区域。在访问权限判断部和访问可否判断电路中，判断CPU将要执行的执行程序对安全数据的访问是为正常访问还是非法访问。在判断为该访问为非法访问时，将要访问的安全数据的逻辑地址的映射变更为分配给上述非法访问用区域的物理地址。之后，在映射变更后的上述非法访问用区域进行数据处理。因此，即使在发生了非法访问时，也使得存储有安全数据的重要区域的位置不被辨识，从而能够保护安全数据。
文档编号G06F12/14GK101082886SQ20071010544
公开日2007年12月5日 申请日期2007年5月30日 优先权日2006年5月30日
发明者角和宪 申请人:松下电器产业株式会社