存储控制装置及其控制方法

专利名称：存储控制装置及其控制方法
技术领域：
本发明涉及存储控制装置及其控制方法，尤其适用于作为存储设备而采用
了闪速存储器(Flash Memory)的存储控制装置。
背景技术：
以往，作为存储控制装置中的存储设备，使用半导体存储器或硬盘驱动器。 半导体存储器具有存取速度快、小型、低功耗以及高可靠性的优点，但是具有 每单位比特的成本比硬盘驱动器高得多的缺点。另一方面，硬盘驱动器具有与 半导体存储器相比存取速度快、大型、高功耗以及低可靠性的缺点，但是具有 每单位比特的成本与半导体存储器相比低得多的优点。
因此，近年来，作为存储系统中的存储设备，硬盘驱动器成为主流。与之 相伴，不断进行与硬盘驱动器相关的技术革新，硬盘驱动器中的每单位面积的 存储容量也飞速增长。
另夕卜，关于作为硬盘驱动器的弱点的可靠性，通过RAID (Redundant Array of Inexpensive/Independent Disks )技术的应用而得到了提高。
但是，近年来，作为可以自由进行数据的重写、并且即使切断电源数据也 不消失的半导体存储器的闪速存储器，作为存储设备得到了广泛利用。这种闪 速存储器与硬盘驱动器相比电源的接通 断开速度非常快，达到几十p，随 着在市场上的普及，闪速存储器的单位比特成本也下降了。
因此，为了将具有这种特征的闪速存储器应用于存储系统来实现低功耗的 存储系统，在专利文献1和非专利文献1中公开了与MAID (Massive Array of Idle Disks)相关的4支术。
专利文献1美国专利申请公开第2004/0054939号说明书
非专利文献1Dennis Colarelli，Dirk Grunwald，and Michael Neufeld， "The Case for Massive Arrays of Idle Disks(MAID)"、 [online]、平成14年1月7曰、 USENIX (美国)、[平成17年8月5日检索]、因特网<URL:http:〃www.usenix.org/publicatons/library/proceedings/fast02/wips/colarelli.pdf> 但是，在专利文献l和非专利文献l的技术中，在存储系统中限定MAID
技术的应用目的地，因此存在无法同时实现低功耗和维持高性能的问题。
另外，闪速存储器仅可以保证10万次左右的写入次数。因此，在采用闪
速存储器作为存储系统的存储设备时，也需要采取考虑了闪速存储器特性的对
楚 束。

发明内容
考虑到以上问题而做出本发明，提出通过在维持性能的同时也抑制功耗， 可以实现大容量下的低功耗的存储控制装置以及控制方法。
为了解决相关问题，本发明作为与主机装置连接的存储控制装置，其特征 在于，具备具有存储来自主机装置的数据的多个非易失性存储器的多个非易 失性存储器模块；以及通过控制非易失性存储器模块的电源来控制来自主机装 置的数据的输入输出的非易失性存储器控制部，当根据来自主机装置的数据的 读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，非 易失性存储器控制部仅对指定的非易失性存储器模块的电源进行接通控制。
结果，在通常时候对非易失性存储器模块的电源进行切断控制，并且仅在 必要时对非易失性存储器模块的电源进行接通控制，因此，可以在维持闪速存 储器的性能的同时抑制存储系统整体的功耗。
另外，本发明作为与主机装置连接的存储控制装置的控制方法，其特征在 于，存储控制装置具备具有存储来自主机装置的数据的多个非易失性存储器 的多个非易失性存储器模块；以及通过控制非易失性存储器模块的电源来控制 来自主机装置的数据的输入输出的非易失性存储器控制部，存储控制装置的控 制方法具有以下步骤当根据来自主机装置的数据的读写请求，在规定的时刻 对指定的非易失性存储器模块进行数据的读写时，非易失性存储器控制部仅对 指定的非易失性存储器模块的电源进行接通控制。
结果，在通常时候对非易失性存储器模块的电源进行切断控制，并且仅在 必要时对非易失性存储器模块的电源进行接通控制，因此，可以在维持闪速存 储器的性能的同时抑制存储系统整体的功耗。
根据本发明，使用搭载了作为电源接通'断开速度快的非易失性介质的闪速存储器的存储系统，仅在必要时进行接通闪速存储器的电源的控制，因此可
以实现大容量并且低功耗的存储系统。


图1是表示第一实施方式的存储控制装置的外观概略结构的立体图。 图2是表示第一实施方式的闪速存储器组件的结构图。
图3是表示第一实施方式的闪速存储器组件的概略立体图。
图4是表示第一实施方式的存储控制装置的连接图。
图5是表示第 一 实施方式中的存储系统的整体结构的框图。
图6是表示第一实施方式的闪速存储器组件的结构框图。
图7是表示第一实施方式中的位置管理表的图表。
图8是表示第一实施方式中的地址变换表的图表。
图9是表示第一实施方式中的模块管理表的图表。
图IO是第一实施方式中的初始设定处理的流程图。
图11是第一实施方式中的写入处理的流程图。
图12是第一实施方式中的写入处理的流程图。
图13是向第 一 实施方式的闪速存储器组件的写入处理的流程图。
图14是向第一实施方式的闪速存储器组件的写入处理的时序图。
图15是向第 一 实施方式的闪速存储器组件的写入处理的时序图。
图16是第一实施方式中的读出处理的流程图。
图17是从第 一 实施方式的闪速存储器组件的读出处理的时序图。
图18是从第 一实施方式的闪速存储器组件的读出处理的时序图。
图19是从第 一 实施方式的闪速存储器组件的读出处理的时序图。
图20是第一实施方式中的定期诊断处理的流程图。
图21是第一实施方式中的定期诊断处理的说明图。
图22是在第一实施方式的闪速存储器模块中发生故障时的外观概略立体图。
图23是输出了在第一实施方式的闪速存储器模块中发生故障时的地址变 换表的管理画面。
图24是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图25是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图26是第一实施方式的闪速存储器模块中发生故障时的管理画面。 图27是表示第二实施方式的闪速存储器组件的概略立体图。 符号说明
1存储系统；2、 2，存储控制装置；20主机装置；3、 3，机架拒；4冷却 风扇单元；5、 5，闪速存储器组件；50闪速存储器模块；500闪速存储器； 510第一接口部；511处理器；512存储器；513模块管理表；514第二接口 部；515闪速存储器电源部；516第三接口部；517LED控制部；52LED; 6 硬盘驱动器单元；7逻辑基板；8电源单元；700通道适配器；702共享存储 器；703位置管理表；704地址变换表；705高速緩冲存储器；706磁盘适配 器；56A闪速存储器组件群；56B硬盘驱动器群；12管理终端
具体实施例方式
(1)第一实施方式
(l-l)存储系统的外观结构
在图l中，2表示本实施方式的存储控制装置。该存储系统l具备搭载了 进行数据的输入输出控制的数据输入输出功能的存储控制装置2。
存储控制装置2在长方体形状的机架拒(rack frame ) 3内分别容纳了多个 冷却风扇单元4、闪速存储器组件(Flash Memory Package) 5、硬盘驱动器单 元6、逻辑基板7以及电源单元8。
机架拒3是可以通过隔板将各部划分为多个段的结构。在本实施方式中， 机架拒3内总共被划分为9段，在其最上段和从上数第6段中容纳了冷却风扇 单元4,在从上数第2段和第3段中容纳了闪速存储器组件5，在从上数第4 段和第5段中容纳了硬盘驱动器单元6，在从上数第7段和第8段中容纳了逻 辑基板7，在最下段中容纳了电源单元8。
冷却风扇单元4是内置1个或多个风扇的单元，用于将闪速存储器组件5、 硬盘驱动器单元6、逻辑基板7和电源单元8中产生的热量排出到机架拒3的 外部。
如图2所示，闪速存储器组件5例如是将分别安装有多个闪速存储器芯片 (以下称为闪速存储器)500的闪速存储器模块50可自由更换地安装在规定
大小的布线基板9上的结构。在该布线基板9上安装了进行针对闪速存储器 500的数据输入输出控制的闪速存储器控制部51。
在闪速存储器组件5的前端部侧，如图3所示，设置了与闪速存储器模块 50的安装数量对应的LED ( Light Emitting Diode ) 52，是可以向外部通知闪速 存储器模块50的故障的结构。另外，闪速存储器组件5的前端部侧成为可以 开门的结构。
在闪速存储器组件5的后端部侧设有连接器(connector) 53。通过将该连 接器53与配置在机架拒3内的背板10上的连接器11嵌合，闪速存储器组件 5成为可以在与背板IO物理以及电气连接的状态下装填的结构。
在本实施方式中，闪速存储器模块50成为如下结构相对于在机架拒3 内插入闪速存储器组件5的方向(在图中为Z方向)，以在垂直方向(在图中 为X方向)上可以自由更换的方式被安装在布线基板9上。
硬盘驱动器单元6成为在规定大小的机箱中容纳例如3.5英寸的硬盘驱动 器60的结构。在该机箱的后端部侧设置了连接器(未图示)，通过将该连接器 与配置在机架拒3内的背板10上的连接器11嵌合，成为可以将该硬盘驱动器 单元6在与背板10物理以及电气连接的状态下装填的结构。另外，如图4所 示，硬盘驱动器单元6经由通信线DT与闪速存储器组件5电气连接，成为可 以相互进行数据的传输以及控制信号等的通信的结构。
在逻辑基板7上形成了后述的通道适配器700、高速緩冲存储器705、磁 盘适配器706等。逻辑基板7与配置在机架拒3内的背板10可以自由插拔地 连接，可以经由该背板10与机架拒3内装填的其它逻辑基板7等进行通信。 另外，如图4所示，逻辑基板7从后述的磁盘适配器706经由通信线DT与闪 速存储器组件5或硬盘驱动器单元6电气连接，成为可以进行数据的传输以及 控制信号等的通信的结构。
电源单元8由电源单元部8A和电池单元部8B构成。其中电源单元部8A 如图4所示，将从外部供给的商业电源的交流电变换为直流电，经由电源供给 线PW分别供给存储控制装置2的各部位。
管理终端12是为了管理存储控制装置2而被操作的服务器计算机装置， 例如由笔记本型个人计算机构成。管理终端12可以监视存储控制装置2内的 故障发生并显示在显示器画面120上。 (1-2)存储系统的内部结构
在图5中，1整体上表示本实施方式的存储系统。图5表示本实施方式的 存储系统1的内部结构。如图5所示，该存储系统1为如下结构存储控制装 置2经由网络(未图示)与主机装置20或管理终端12连接，该存储装置2 具有控制来自主机装置20的数据的输入输出的控制器部70、以及保存来自主 机装置20的数据的记录部56。
在控制器部70中，通道适配器700、共享存储器702、高速緩冲存储器 705、》兹盘适配器706经由连接部708相连。并且，通道适配器700、共享存 储器702、高速緩沖存储器705、磁盘适配器706间的数据或命令的收发，经 由例如通过高速交换来进行数据传输的超高速交叉开关(crossbar switch)等 交换器或总线等来进行。
通道适配器700构成具有微处理器701、本地存储器(未图示)以及通信 接口等(未图示)的微计算机系统。通道适配器700解释从主机装置20发送 的各种命令，执行必要的处理。对通道适配器700的端口 (未图示)分配了用 于识别各个端口的网络地址(例如IP地址或WWN),由此，各通道适配器700 可以分别独立地作为NAS (Network Attached Storage )而工作。
共享存储器702是由通道适配器700和磁盘适配器706共享的记忆存储 器。共享存储器702用于存储后述的各种表703、 704、系统结构信息、各种 控制程序以及来自主机装置20的命令等。
高速缓冲存储器705也是由通道适配器700和磁盘适配器706共享的记忆 存储器。该高速緩冲存储器705主要用于暂时存储在存储控制装置2中输入输 出的用户数据。
磁盘适配器706构成具有微处理器707和存储器(未图示)等的微计算机 系统，作为进行与记录部56通信时的协议控制的接口而工作。^兹盘适配器706 例如经由光纤通道线缆与搭载在存储控制装置2上的记录部56相连，遵从光 纤通道协议，在与记录部56之间进行数据的收发。
记录部56由闪速存储器组件群56A和硬盘驱动器群56B构成。 闪速存储器组件群56A是将多个闪速存储器组件5串联连接，相对于磁
盘适配器706并行地排列多个串联连接的闪速存储器组件5的结构。并且，1 个闪速存储器组件5由多个闪速存储器模块50构成。1个闪速存储器模块50 中内置了多个闪速存储器500。闪速存储器500是可重写的非易失性半导体存 储器。
在本实施方式中，针对磁盘适配器706收发的信号，使多个闪速存储器模 块50并列地构成，成为1个ECC (Error Correcting Code)组。并且，在一个 ECC组所提供的物理存储区域上设定了 1个或多个逻辑的巻(以下，将其称 为逻辑巻)。在该逻辑巻中，以闪速存储器500上的数据管理单位、即规定大 小的块为单位，读写来自主机装置20的数据。此外，本实施方式中的ECC组， 与为了将通过一次数据读写请求收发的数据分散读写而分组得到的RAID组 意义相同。
由存储控制装置2上搭载的多个硬盘驱动器单元6构成1个ECC组来形 成硬盘驱动器群56B。硬盘驱动器60，如上所述在容纳在硬盘驱动器单元6 内的状态下被搭载在存储控制装置2上，通过RAID方式被运用。在硬盘驱动 器60提供的存储区域上定义1个或多个逻辑巻LU。并且，在该逻辑巻LU中 以规定大小的块为单位读写来自主机装置20的数据。
对各逻辑巻LU分配了各自固有的识别符(LUN: Logical Unit Number )。 在本实施方式的情况下，以该识别符和分別分配给各块的该块中固有的号码 (LBA: Logical Block Address)的组合作为地址，指定该地址来进行用户数 据的输入输出。
(1 - 3 )闪速存储器组件的内部结构
图6表示本实施方式的闪速存储器组件5的内部结构。如图6所示，该闪 速存储器组件5，在闪速存储器控制部51内由以下各部构成在磁盘适配器 706和闪速存储器控制部51之间控制数据的输入输出的第一接口部510;负责 闪速存储器组件5整体的动作控制的处理器511;存储器512;在闪速存储器 控制部51和闪速存储器模块5 0之间控制数据的输入输出的第二接口部514; 控制闪速存储器模块50的电源的闪速存储器电源部515;在与其它闪速存储 器组件5之间控制数据的输入输出的第三接口部516;以及控制LED52的LED 控制部517。
第一接口部510是将磁盘适配器706侧的串行线和闪速存储器组件5侧的 并行线相互转换的接口。
存储器512，为了对主机装置20指定的闪速存储器模块50进行数据的输 入输出而具有后述的模块管理表513。
第二接口部514具有与闪速存储器模块50内的多个闪速存储器500对应 的多个输入输出端口 P。
多个输入输出端口 P是用于在多个闪速存储器模块50内的各个闪速存储 器500之间进行数据的输入输出控制的端口。在本实施方式的第二接口部514 中具有8个端口 P0 P7。例如，端口 P0可以在多个闪速存储器模块50中的 各自的第一闪速存储器500之间进行数据的输入输出控制。
闪速存储器电源部515,为了对主机装置20所指定的闪速存储器模块50 进行数据的输入输出，以闪速存储器模块50为单位来进行电源的接通 断开 控制。本实施方式的闪速存储器电源部515，仅在对指定的闪速存储器模块50 进行数据的输入输出时，控制指定的闪速存储器模块50的电源以使其接通。 从而，在通常时候的闪速存储器电源部515中，控制全部闪速存储器模块50, 使电源断开。另外，在闪速存储器电源部515中控制CS (Chip Select)信号 和OE ( Output Enable )信号的发出(assert)或撤销(deassert )，该CS信号是 为了对闪速存储器模块50通电而使用的信号，该OE信号是许可对闪速存储 器模块50输出数据的信号。
当主机装置20指定其它闪速存储器模块50时，第三接口部516在本闪速 存储器模块50和串联连接的下一 闪速存储器模块50之间进行数据的输入输出 控制。
LED控制部517，当在规定的闪速存储器模块50中发生了故障时进行控 制，以使与故障发生的闪速存储器模块50对应的LED52点亮。 (l-4)表的结构
本实施方式的存储系统1的一个特征在于，利用闪速存储器500的电源的 接通 断开速度较快的特性，可以针对每个闪速存储器模块50单位进行指定 的闪速存储器模块50的电源的接通 断开控制。
为了实现该特征，首先在共享存储器702中存储了位置管理表703和地址变换表704。
如图7所示，位置管理表703是管理如下内容的表数据地址，其以存储 控制装置2内的逻辑地址表示来自主机装置20的数据写入目的地；有无向高 速緩冲存储器705以及硬盘驱动器60的数据存储。位置管理表703由上述的
"数据地址"栏703A、表示是否已经将来自主机装置20的数据暂时存储在高 速緩冲存储器705中的"CM"栏703B、以及表示是否已经将来自主机装置 20的数据存储在硬盘驱动器60中的"HDD"栏703C构成。
例如，当来自主机装置20的数据被暂时存储在高速緩冲存储器705中时， 在"CM"栏703B内建立标志(在图中显示"〇，，)。同样地，当该数据被暂 时存储在硬盘驱动器60中时，在"HDD"栏703C内建立标志(在图中显示
"〇，，)。
如图8所示，地址变换表704是管理数据地址与向逻辑巻LU以及闪速存 储器模块50的数据存储目的地的对应关系的表，该数据地址以存储控制装置 2内的逻辑地址表示来自主机装置20的数据写入目的地。
地址变换表704由上述"数据地址"栏704A、表示作为硬盘驱动器群56B 上的存储目的地的逻辑巻LU的"LU号码，，栏704B、表示逻辑巻LU所属的 ECC组的"LU-ECCG，，栏704C、表示作为闪速存储器组件群56A上的存储 目的地的闪速存储器模块50的"FM模块号码"栏704D、以及表示闪速存储 器模块50所属的ECC组的"FM-ECCG"栏704E构成。
于是可知，共享存储器702内的各种表703、 704是根据数据地址而生成 和更新的表。
当根据各种表703、 704将来自主机装置20的数据传输至任意的闪速存储 器组件5时，根据闪速存储器组件5内的存储器512中具有的模块管理表513 来存储数据。
如图9所示，模块管理表513是在每个闪速存储器组件5中具有的表，是 管理本闪速存储器组件5的闪速存储器控制部51和闪速存储器模块50的表。 模块管理表513不具有与其它闪速存储器模块5相关的信息，仅在表中管理与 本闪速存储器模块5相关的信息。
另夕卜，模块管理表513由"CTLNAME，，栏513A和FM模块号码"栏513B
构成。所述"CTLNAME"栏513A中，为了识别多个闪速存储器组件5而对 本闪速存储器控制部51赋予了识别号码；所述FM模块号码"513B中，赋予 了本闪速存储器控制部51控制的本闪速存储器模块50的识别号码。 (1 - 5 )初始设定
为了实现本发明的特征，首先管理者需要进行本实施方式的存储系统1的 初始设定。
如图IO所示，管理者从管理终端12的管理画面120进行闪速存储器组件 群56A的设定输入。具体而言，管理者输入闪速存储器500的物理结构以及 ECC组的结构信息(Sl )。
例如，在本实施方式中，管理者输入ECC组的总数、总容量等，在所述 ECC组中，由8个芯片的闪速存储器500构成1个闪速存储器模块50、由4 个闪速存储器模块构成1个ECC组。
接着，管理者指示存储控制装置2在硬盘驱动器群56B中生成与在闪速存 储器组件群56A侧生成的ECC组数相同数量的ECC组(S2 )。
本实施方式的存储系统l,为了提高数据的读出特性，代替现有的硬盘驱 动器而釆用闪速存储器500作为存储设备，同时，为了抑制针对闪速存储器 500的数据写入次数，采用硬盘驱动器60作为数据写入时的緩冲存储器。因 此，将在闪速存储器组件群56A中形成的ECC组数和在硬盘驱动器群56B中 形成的ECC组数设定为相同数量。由此，可以容易地将硬盘驱动器群56B中 存储的数据向闪速存储器組件群56A转移。
另外，硬盘驱动器60作为緩冲存储器，具有可以暂时存储数据的程度的 最小限度容量即可，没必要与闪速存储器组件群56A容量相同。
接着，管理者进行将硬盘驱动器群56B中存储的数据向闪速存储器组件群 56A移动的时刻的触发设定(S3)。例如，管理者如下进行触发设定在每一 天进行移动、在硬盘驱动器群56B上形成的ECC组内的数据使用率超过80 %时进行移动等。
全部闪速存储器模块50内的闪速存储器500在通常时刻被控制为电源断 开。因此，闪速存储器500需要定期地诊断是正常还是发生了故障等。定期诊
断的时刻可以是能检测出故障发生的时刻，但也可以例如进行每一天定期诊断 等时刻设定。
于是，当管理者设定用于初始设定的各种参数时，初始设定结束。
(1-6)数据的读写处理 下面，对初始设定后的存储系统1中的数据写入处理以及数据读出处理的
概要进行说明。由通道适配器700的微处理器701或磁盘适配器706的微处理 器707，根据共享存储器702内的数据读写程序(未图示)来执行数据读写处 理。
(1-6-1)数据写入处理
首先，如图11和图12所示，当通道适配器700从主机装置20接收写入 请求时，开始数据写入处理(SIO)。
接收到写入请求的通道适配器700通知通道适配器700的微处理器701接 收到了写入请求(Sll )。于是，通道适配器700的微处理器701启动通道适配 器700 ( S12 )，将从主机装置20由通道适配器700接收到的数据传输到高速 緩冲存储器705 (S13)。
通道适配器700的微处理器701当向共享存储器702通知已将数据传输到 高速緩冲存储器705时(S14 )，生成位置管理表703和地址变换表704 ( S15 )。
具体而言，通道适配器700的微处理器701将传输到高速緩沖存储器705 的数据的数据地址追加到"数据地址"栏703A、 704A中。另外，通道适配器 700的微处理器701在"CM"栏703B中建立标志。在本实施方式中，作为建 立标志的例子，追加"〇"信息。
磁盘适配器706的微处理器707，通过读入共享存储器702内的各种表 703、 704的信息，当判断出已将数据写入高速緩冲存储器705时(S16),微 处理器707使磁盘适配器706和硬盘驱动器60启动，进行数据传输的准备 (S17)。
此后，磁盘适配器706的微处理器707将暂时存储在高速緩冲存储器705 中的数据写入主机装置20所指定的存储目的地、即逻辑巻LU (S18)。
磁盘适配器706的微处理器707，当向共享存储器702通知已将数据传输 到硬盘驱动器60上的逻辑巻LU时(S19 )，更新位置管理表703和地址变换
表704 ( S20 )。
具体而言，^磁盘适配器706的^f敬处理器707，在与lt据地址对应的"HDD" 栏703C中建立标志。在本实施方式中，作为建立标志的例子，追加"〇"信 息。另夕卜，微处理器707在"LU号码，，栏704B中追加LU号码，在"LU-ECCG，， 栏704C中追加所追加的逻辑巻LU所属的ECC组号码。
此后，微处理器707结束数据写入处理(S21)。 (1 - 6 - 2 )向闪速存储器的数据写入处理
接下来，说明在本实施方式的存储系统1中，才艮据来自主机装置20的写 入请求，如上述那样将存储在硬盘驱动器群56B中的数据写入闪速存储器组 件群56A的处理。
具体而言，如图13所示，磁盘适配器706的微处理器707，在管理者于 步骤S3中设定的时刻，开始对闪速存储器模块50进行数据写入处理(S30 )。
首先，微处理器707读入共享存储器702内的位置管理表703和地址变换 表704 (S31)。在此，微处理器707确认与存储转移对象数据的逻辑巻LU所 属的ECC组对应的闪速存储器组件群56A的ECC组，确认属于闪速存储器 组件群56A的ECC组的闪速存储器模块50的号码(S31 )。
微处理器707指示具有与闪速存储器模块50的闪速存储器组件5,将该 闪速存储器模块50的电源接通(S32)，上述闪速存储器模块50属于逻辑巻 LU所属的ECC组相对应的ECC组中。
微处理器707从硬盘驱动器群56B的逻辑巻LU向该闪速存储器模块50 转移数据，在1个闪速存储器模块50中的多个闪速存储器500中并行地写入 数据(S33 )。
微处理器707指示写入了数据的闪速存储器模块50所属的闪速存储器组 件5,将该闪速存储器模块50的电源切断(S34)。
微处理器707更新地址变换表704 (S35)。具体而言，微处理器707将作 为数据转移目的地的闪速存储器模块50追加在"FM模块号码"栏704D中， 将追加到"FM模块号码"栏704D中的闪速存储器模块所属的、并且与逻辑 巻LU所属的ECC组对应的ECC组，追加到"FM-ECCG"栏704E中。
然后，微处理器707结束向闪速存储器模块50的数据写入处理(S36)。
下面，说明磁盘适配器706的微处理器707对闪速存储器组件群56A执 行数据写入处理时的、磁盘适配器706和闪速存储器组件5的数据交换 (transaction )。
如图14和图15所示，磁盘适配器706的微处理器707，对于与存储了来 自主机装置20的数据的逻辑巻LU所属的ECC组相对应的ECC组中所属的 闪速存储器模块50，以ECC组为单位进行电源接通请求(S40、 S32)。
闪速存储器控制部51的处理器511，当接收到来自^兹盘适配器706的微 处理器707的电源接通请求时(S41),读入模块管理表513,判断所请求的闪 速存储器模块50是否是通过模块管理表513管理的闪速存储器模块50( S42 )。
处理器511，当判断出不是通过模块管理表513管理的模块50时(S42: 否)，经由第三接口部516向其它闪速存储器组件5发送电源接通请求(S43 )。
处理器511,当判断出是通过模块管理表513管理的模块50时(S42:是)， 为了使存储由主机装置20请求的数据的闪速存储器模块50通电，发出CS信 号(S44 )。
于是，处理器511经由闪速存储器电源部515，将存储主机装置20所请 求的数据的闪速存储器模块50的电源接通(S45 )。
此后，磁盘适配器706的微处理器707从逻辑巻LU向闪速存储器模块50 转移数据，在闪速存储器模块50的多个闪速存储器500中并行地写入数据 (S46、 S33)。
闪速存储器模块50，当结束在多个闪速存储器500中写入数据时，向处 理器511发送写入结束通知，处理器511直接将写入结束通知发送至磁盘适配 器706的微处理器707 ( S47 )。
微处理器707，当接收到写入结束通知时，对于写入了数据的ECC组的 闪速存储器模块50，以ECC组为单位进行电源切断请求(S48、 S34)。
处理器511，当接收到来自微处理器707的电源切断请求时(S49),再次 读入模块管理表513，判断所请求的闪速存储器模块50是否是通过模块管理 表513管理的闪速存储器模块50 ( S50 )。
处理器511，当判断出不是通过模块管理表513管理的模块50时(S50: 否)，经由第三接口部516向其它闪速存储器组件5发送读出请求(S51)。
处理器511,当判断出是通过模块管理表513管理的模块50时(S50:是), 为了使存储由主机装置20请求的数据的闪速存储器模块50的电源切断，撤销 CS信号和OE信号(S52)。
处理器511经由闪速存储器电源部515将闪速存储器模块50的电源切断 (S53 )。
这样，根据预先设定的时刻，执行向闪速存储器模块50的写入处理。另 外，在向闪速存储器模块50的写入处理时，闪速存储器组件5的处理器511 仅对所指定的闪速存储器模块50进行电源接通指示，因此可以实现存储系统 1的节电化。
(1-6-2)数据读出处理
接下来，说明本实施方式的存储系统1中，根据来自主机装置20的数据 读出请求，读出在存储控制装置2内保存的数据的情况。
具体而言，如图16所示，当通道适配器700从主机装置20接收到数据读 出请求时，开始数据读出处理(S60)。
首先，通道适配器700的微处理器701确认共享存储器702内的位置管理 表703和地址变换表704 ( S61 )。具体而言，微处理器701确认是否将主机装 置20请求的数据存储在高速緩冲存储器或硬盘驱动器60中。另外，微处理器 701确认存储主机装置20请求的数据的逻辑巻LU号码以及闪速存储器地址， 确认存储了主机装置20请求的数据的物理存储目的地。
接着，通道适配器700的微处理器701判断主机装置20请求的数据是否 存在于高速緩冲存储器705中(S62 )。
通道适配器700的微处理器701，当判断出主机装置20所请求的数据存 在于高速緩冲存储器705中时(S62:是)，从高速緩冲存储器705读出主机装 置20所请求的数据(S63 )，结束数据读出处理(S70 )。
另一方面，通道适配器700的微处理器701，当判断出主机装置20所请 求的数据不存在于高速緩沖存储器705时(S62:否)，微处理器701接着判断 主机装置20所请求的数据是否存在于硬盘驱动器60中(S64 )。
通道适配器700的微处理器701，当判断出主机装置20所请求的数据存 在于硬盘驱动器60中时(S64:是)，从硬盘驱动器60所形成的逻辑巻LU读
出主机装置20请求的数据(S65),结束数据读出处理(S70)。
通道适配器700的微处理器701，当判断出主机20所请求的数据不存在 于硬盘驱动器60中时(S64:否)，磁盘适配器706的微处理器707对于存储 了主机装置20所请求的数据的闪速存储器模块50,以ECC组为单位进行电 源接通请求(S66 )。
磁盘适配器706的微处理器707,当将主机装置20所请求的数据从闪速 存储器模块50传输到高速緩沖存储器705时(S67 )，对于存储了主机装置20 所请求的数据的闪速存储器模块50，以ECC组为单位进行电源断开请求 (S68 )。
通道适配器700的微处理器701,当从高速緩冲存储器705向主机装置20 传输数据时(S69),结束数据读出处理(S70)。
下面，说明磁盘适配器706的微处理器707对于闪速存储器组件群56A 执行数据读出处理时的、》兹盘适配器706和闪速存储器组件5的数据交换。
如图17至图19所示，磁盘适配器706的微处理器707向闪速存储器组件 群56A请求接通存储了主机装置20请求的数据的闪速存储器500所属的ECC 组的闪速存储器模块50的电源(S80, S66)。
然后，与从步骤S41至步骤S45的处理步骤相同地，进行从步骤S81至步 骤S85的处理。
然后，磁盘适配器706的微处理器707,在电源接通请求之后，向闪速存 储器组件群56A进行数据读出请求(S86 )。
处理器511,当接收到来自微处理器707的读出请求时(S87)，再次读入 模块管理表513,判断所请求的闪速存储器模块50是否是通过模块管理表513 管理的闪速存储器模块50 ( S88 )。
处理器511，当判断出不是通过模块管理表513管理的模块50时(S88: 否)，经由第三接口部516向其它闪速存储器组件5发送读出请求(S89)。
处理器511,当判断出是通过模块管理表513管理的模块50时(S88:是)， 为了从存储主机装置20所请求的数据的闪速存储器模块50的各闪速存储器 500输出数据，发出OE信号(S90)。
于是，闪速存储器模块50当从各闪速存储器500读出数据时，经由第二
接口部514向处理器511传输数据(S91 )。
处理器511向主机装置20请求的闪速存储器模块50的数据磁盘适配器 706，直接传输所读出的数据(S92， S67)。
磁盘适配器706的微处理器707，当接收到读出的数据时(S93， S67), 向高速緩冲存储器702传输所读出的数据(S94, S67 )。
然后，与从步骤S48至步骤S53的处理相同地，进行从步骤S95至步骤 S100的处理。
这样，从闪速存储器模块50的读出处理中，由闪速存储器组件5的处理 器511仅对以ECC组为单位指定的闪速存储器模块50进行电源接通指示，因 此可以实现存储系统1的节电化。 (l-7)定期诊断处理
接下来，由于控制全部闪速存储器模块50，使它们在通常时电源断开， 因此需要定期地诊断闪速存储器组件群56A是否为正常的状态。在此，对闪 速存储器组件群56A的定期诊断处理进行说明。由磁盘适配器706的微处理 器707基于定期诊断程序(未图示)执行定期诊断处理。
具体而言，如图20所示，当到达管理者在步骤S4中设定的定期诊断的时 刻时，定期诊断程序运行，磁盘适配器706的微处理器707以ECC组为单位 开始定期诊断处理(SllO)。
在本实施方式中，如图21所示，微处理器707选择具有属于相同ECC组 的闪速存储器模块50的任意闪速存储器组件5。属于相同ECC组的闪速存储 器模块50由4个闪速存储器组件5构成，因此，以每个ECC组为单位，并行 地对4个闪速存储器组件5进行定期诊断处理。
然后，微处理器707判断是否可以从属于相同ECC组的任意闪速存储器 模块50中的多个闪速存储器500中进行数据读出(Sl 11 )。
此时，微处理器707实际上对任意的闪速存储器模块50进行数据读出(S80 至SIOO)。此外，在上述步骤S80 S100中说明了数据的读出处理，因此省略 详细"i兌明。
微处理器707，当判断出可以从任意闪速存储器模块50中的各闪速存储 器500中读出数据时(Slll:是)，判断是否是成为定期诊断对象的最后的闪
速存储器模块50 (S112)。
微处理器707，当判断出是最后的闪速存储器模块50时(S112:是)，认 为闪速存储器组件群56A正常，正常结束定期诊断处理(S114)。
微处理器707，当判断出不是最后的闪速存储器模块50时(S112:否)， 为了进行下一个闪速存储器模块50的诊断(S113 ),再次执行步骤Slll的处 理。
另一方面，微处理器707，当判断出无法从任意闪速存储器模块50中的 各闪速存储器500读出数据时(Slll:否)，由于最初诊断的闪速存储器模块 50发生了故障，因此进行任意选择的下一闪速存储器模块50的诊断(S115)。
然后，微处理器707对于下一闪速存储器模块50也和步骤S111的处理步 骤相同地判断能否读出数据(S116)。此时，微处理器707实际上对闪速存储 器模块50进行数据读出(S80至S100)。
微处理器707，当判断出可以从下一闪速存储器模块50中的各闪速存储 器500读出数据时(S116:是)，由于得知接着所诊断的闪速存储器模块50 正常动作，因此仅更换最初产生故障的闪速存储器模块50 (S117)。
例如，闪速存储器组件5的处理器511指示LED控制部517点亮与最初 诊断的闪速存储器模块50对应的LED52。于是点亮对应的LED52，因此如图 22所示，管理者可以从外部在视觉上识别故障位置。
另外，如图23所示，通过从管理终端12的管理画面120输出对故障位置 实施了标记"M，，等处理的地址变换表704,管理者可以在视觉上识别具体的 故障位置。
另一方面，微处理器707当判断出也无法从下一闪速存储器模块50中的 各闪速存储器500读出数据时(S116:否)，可以判断出在任意选择的闪速存 储器组件5自身中发生了故障。
因此，接下来微处理器707针对其它闪速存储器组件5判断能否检测出故 障(S118)。具体而言，微处理器707，针对其它闪速存储器组件5，也选择任 意的闪速存储模块，进行数据读出处理(S80至S100 )。
微处理器707，当针对其它闪速存储器组件5判断出未检测出故障时 (S118:否)，仅更换发生了故障的闪速存储器组件5 (S119)。
另外，微处理器707，当针对其它闪速存储器组件5也检测出故障时(S118: 是)，进行闪速存储器组件群56A的更换(S120)。
这样，磁盘适配器706的微处理器707能够以ECC组为单位进行定期诊 断来迅速地发现故障，因此通常时候切断闪速存储器模块50的电源没有危险 性。
(1-8)故障发生时的管理画面
说明在上述定期诊断处理中或通常的数据读写处理中，在闪速存储器组件 群56A内的某个闪速存储器模块50中发生了故障时，从管理画面120通知管 理者的画面显示例。
例如，如图24所示，假定在属于某ECC组的闪速存储器模块50中发生 故障时，首先在管理画面120上显示使闪速存储器组件群56A位置闪烁的存 储控制装置2的概念图。
然后，当管理者点击闪烁的闪速存储器组件群56A位置时，如图25所示， 在管理画面120上显示多个闪速存储器组件5的扩大图。此时，发生了故障的 闪速存储器组件5位置闪烁。
而且，当管理者点击闪烁的闪速存储器组件5位置时，如图26所示，在 管理画面120上显示闪速存储器组件5的内部概念图。然后，发生了故障的闪 速存储器模块50位置闪烁。
这样，可以在视觉上向管理者通知在哪个闪速存储器模块50中发生了故 障。接收到该通知的管理者，通过该显示画面和在实际装置中点亮的LED52， 能够可靠地更换发生了故障的闪速存储器模块50。此外，对在闪速存储器模 块50中发生了故障的情况进行了说明，但闪速存储器组件5整体发生故障时， 也可以通过同样的显示方法在视觉上通知管理者。
(1-9)第一实施方式的效果
根据本实施方式，使用搭载了作为电源接通'断开速度较快的非易失性介 质的闪速存储器模块的存储系统，仅在必要时进行接通闪速存储器的电源的控 制，因此可以实现大容量且低功耗的存储系统。
(2)第二实施方式
(2-1)存储系统的外观结构
IOO表示第二实施方式中的存储系统。该存储系统IOO具有搭载了进行数 据的输入输出控制的数据输入输出功能的存储控制装置2'。此外，第二实施方 式中的存储系统100与图5所示的结构相同，因此省略详细说明。
存储控制装置2',在长方体形状的机架拒3'内分别容纳了多个冷却风扇单 元4、闪速存储器组件5，、硬盘驱动器单元6、逻辑基板7以及电源单元8。 此外，与第一实施方式中进行了说明的附图标号相同的附图标号，表示相同的 结构，因此省略说明。
闪速存储器组件5，如图27所示，将分别安装了多个闪速存储器芯片(以 下称为闪速存储器)500的闪速存储器模块50,可自由更换地安装在规定大小 的布线基板9，上。
如图3所示，在闪速存储器组件5'的前端部侧设置了与闪速存储器模块 50的安装数量对应的LED (Light Emitting Diode) 52。另外，在闪速存储器组 件5的前端部侧形成可以开门的结构。
在闪速存储器组件5'的后端部背面设置了连接器53。通过将该连接器53 与配置在机架拒3内的背板10上的连接器11嵌合，闪速存储器组件5，成为可 以在与背板IO物理以及电气连接的状态下装填的结构。
在本实施方式中，闪速存储器模块50成为相对于在机架拒3内插入闪速 存储器组件5，的方向(图中+Z方向)，在反方向(图中-Z方向)上可以自 由更换地安装在布线基板9'上的结构。
通过该结构，仅通过将闪速存储器组件5，的前端部侧开门，可以仅抽出发 生了故障的闪速存储器模块50,因此更换操作变得简单。 (2-2)第二实施方式的效果
根据本实施方式，使用搭载了作为电源接通'断开速度较快的非易失性介 质的闪速存储器的存储系统，仅在必要时进行接通闪速存储器的电源的控制， 因此可以实现大容量且低功耗的存储系统。 (3)其它实施方式
根据第一和第二实施方式，将跨越闪速存储器组件5的并联的闪速存储器 模块50构成为一个ECC组，但也可以将闪速存储器组件5内的多个闪速存储 器模块50作为一个ECC组。另外，也可以将i 争越闪速存储器组件5的串联的
闪速存储器模块50构成为一个ECC组。
根据第 一和第二实施方式，将非易失性存储器作为闪速存储器而进行了说 明，但也可以是非易失性的半导体存储器，不限于本实施方式。
同样地，将非易失性存储器组件作为闪速存储器组件5、或者将非易失性 存储器模块作为闪速存储器模块50而进行了说明，但也可以是由非易失性半 导体存储器构成的组件或者^t块，不限于本实施方式。
针对闪速存储器组件5的数据输入输出控制，由作为磁盘控制部的磁盘适 配器706的微处理器707进行，但也可以由通道适配器700的微处理器701 进行。
在定期诊断处理时发生了故障的情况下，使用图22和图23进行了说明， 但针对使存储系统1通常动作时发生了故障的情况，也同样可以使管理者在视 觉上识别故障发生。
产业上的可利用性
本发明可以广泛应用于具有1个或多个存储控制装置的存储系统或其它 方式的存储系统。
权利要求
1.一种与主机装置连接的存储控制装置，其特征在于，具备具有存储来自所述主机装置的数据的多个非易失性存储器的多个非易失性存储器模块；以及通过控制所述非易失性存储器模块的电源来控制来自所述主机装置的数据的输入输出的非易失性存储器控制部，当根据来自所述主机装置的数据的读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，所述非易失性存储器控制部仅对所述指定的非易失性存储器模块的电源进行接通控制。
2. 根据权利要求1所述的存储控制装置，其特征在于， 所述存储控制装置还具备在多个硬盘驱动器的存储区域上形成的、存储来自所述主机装置的数据的多个逻辑巻；以及由多个所述非易失性存储器模块 构成的非易失性存储器组件，非易失性存储器组件具有所述多个非易失性存储器模块和所述非易失性 存储器控制部，在由多个非易失性存储器组件构成的非易失性存储器组件群上形成的 ECC组、和在由多个硬盘驱动器构成的硬盘驱动器群上形成的ECC组的数量 相等，将来自所述主机装置的数据存储在指定的逻辑巻中，将存储在所述指定的逻辑巻中的数据转移至非易失性存储器模块时，以 ECC组为单位进行仅接通所述指定的非易失性存储器模块的电源的控制，该 非易失性存储器模块属于与所述指定的逻辑巻所属的ECC组对应的ECC组。
3. 根据权利要求2所述的存储控制装置，其特征在于，所述非易失性存储器组件具有管理表，该管理表仅对构成本非易失性存储 器组件的所述多个非易失性存储器模块以及所述非易失性存储器控制部进行 管理，所述非易失性存储器组件的所述非易失性存储器控制部读取所述管理表， 判断所述数据的读写请求是否是针对本非易失性存储器组件的非易失性存储 器模块而发出的请求，当对本非易失性存储器组件的非易失性存储器模块发出了所述数据的读 写请求时，根据所述管理表，仅对指定的非易失性存储器模块的电源进行接通 控制，当未对本非易失性存储器组件的非易失性存储器模块发出所述数据的读 写请求时，向其它非易失性存储器组件发送所述数据的读写请求。
4. 根据权利要求3所述的存储控制装置，其特征在于，所述非易失性存储器控制部，对于为了存储来自所述主机装置的数据而进 行了接通控制的指定的非易失性存储器模块，在数据的存储后进行断开控制。
5. 根据权利要求4所述的存储控制装置，其特征在于， 具备控制针对所述非易失性存储器模块的数据的输入输出的磁盘控制部， 所述磁盘控制部和所述非易失性存储器组件群相互连接， 所述磁盘控制部判断在规定的时刻能否读出在最初的非易失性存储器组件内任意选择的所述非易失性存储器模块中存储的数据，当无法读出在所述非易失性存储器模块中存储的数据时，判断能否读出在 接下来选择的非易失性存储器模块中存储的数据，当无法读出在接下来选择的所述非易失性存储器模块中存储的数据时，判 断能否读出在其它非易失性存储器组件内任意选择的非易失性存储器模块中 存储的数据。
6. 根据权利要求5所述的存储控制装置，其特征在于， 所述磁盘控制部，当能够读出在接下来选择的所述非易失性存储器模块中存储的数据时，更 换在最初的非易失性存储器组件内任意选择的所述非易失性存储器模块，当能够读出在其它所述非易失性存储器组件内的任意非易失性存储器模 块中存储的数据时，更换所述最初的非易失性存储器组件，当无法读出在其它所述非易失性存储器组件内的任意非易失性存储器模 块中存储的数据时，更换所述非易失性存储器组件群。
7. —种与主机装置连接的存储控制装置的控制方法，其特征在于， 所述存储控制装置具备具有存储来自所述主机装置的数据的多个非易失 性存储器的多个非易失性存储器模块；以及通过控制所述非易失性存储器模块的电源来控制来自所述主机装置的数 据的输入输出的非易失性存储器控制部，所述存储控制装置的控制方法具有以下步骤当根据来自所述主机装置的 数据的读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写 时，所述非易失性存储器控制部仅对所述指定的非易失性存储器模块的电源进 行接通控制。
8. 根据权利要求7所述的存储控制装置的控制方法，其特征在于， 所述存储控制装置具备在多个硬盘驱动器的存储区域上形成的、存储来自所述主机装置的数据的多个逻辑巻；以及由多个所述非易失性存储器模块构 成的非易失性存储器组件，非易失性存储器组件具有所述多个非易失性存储器模块和所述非易失性 存储器控制部，所述存4诸控制装置的控制方法具有以下步骤在由多个非易失性存储器组件构成的非易失性存储器组件群上形成的 ECC组、和在由多个硬盘驱动器构成的硬盘驱动器群上形成的ECC组的数量 相等；将来自所述主机装置的数据存储在指定的逻辑巻中；将存储在所述指定的逻辑巻中的数据转移至非易失性存储器模块时，以 ECC组为单位进行仅接通所述指定的非易失性存储器模块的电源的控制，该 非易失性存储器模块属于与所述指定的逻辑巻所属的ECC组对应的ECC组。
9. 根据权利要求8所述的存储控制装置的控制方法，其特征在于， 所述非易失性存储器组件具有管理表，该管理表仅对构成本非易失性存储器组件的所述多个非易失性存储器模块以及所述非易失性存储器控制部进行 管理，所述存储控制装置的控制方法具有以下步骤所述非易失性存储器组件的所述非易失性存储器控制部读取所述管理表， 判断所述数据的读写请求是否是针对本非易失性存储器组件的非易失性存储 器模块而发出的请求， 当对本非易失性存储器组件的非易失性存储器模块发出了所述数据的读 写请求时，根据所述管理表，仅对指定的非易失性存储器模块的电源进行接通 控制，当未对本非易失性存储器组件的非易失性存储器模块发出所述数据的读 写请求时，向其它非易失性存储器组件发送所述数据的读写请求。
10. 根据权利要求9所述的存储控制装置的控制方法，其特征在于， 具有以下步骤所述非易失性存储器控制部，对于为了存储来自所述主机装置的数据而进 行了接通控制的指定的非易失性存储器模块，在数据的存储后进行断开控制。
11. 根据权利要求IO所述的存储控制装置的控制方法，其特征在于， 具备控制针对所述非易失性存储器模块的数据的输入输出的磁盘控制部， 所述磁盘控制部和所述非易失性存储器组件群相互连接， 所述存储控制装置的控制方法具有以下步骤所述磁盘控制部，判断在规定的时刻能否读出在最初的非易失性存储器组件内任意选择的 所述非易失性存储器模块中存储的数据；当无法读出在所述非易失性存储器模块中存储的数据时，判断能否读出在 接下来选择的非易失性存储器模块中存储的数据；以及当无法读出在接下来选择的所述非易失性存储器模块中存储的数据时，判 断能否读出在其它非易失性存储器组件内任意选择的非易失性存储器模块中 存储的数据。
全文摘要
本发明涉及存储控制装置及其控制方法，是通过在维持性能的同时还抑制功耗、可以实现大容量下的低功耗的存储控制装置以及控制方法。该存储控制装置具备具有存储来自主机装置的数据的多个非易失性存储器的多个非易失性存储器模块；以及通过控制非易失性存储器模块的电源来控制来自主机装置的数据的输入输出的非易失性存储器控制部，当根据来自主机装置的数据的读写请求，在规定的时刻对指定的非易失性存储器模块进行数据的读写时，非易失性存储器控制部仅对指定的非易失性存储器模块的电源进行接通控制。
文档编号G06F3/06GK101354632SQ20081010890
公开日2009年1月28日 申请日期2008年6月6日 优先权日2007年7月24日
发明者小贺努 申请人:株式会社日立制作所