动态功耗降低的制作方法

专利名称：动态功耗降低的制作方法
技术领域：
本发明的一些实施例总体上涉及电源管理(power management)技术。 具体地， 一些实施例涉及通过动态供电电压(supply voltage)减少来进行 电源管理。
背景技术：
随着向具有更多晶体管和更高频率的高级处理器发展的趋势持续增 长，计算机设计者和制造者经常面对功耗的相应增加。在没有电源管理的 情况下，诸如具有多个核心的处理器这样的集成电路(IC)可能消耗过度 的电力。因此，期望有新的电源管理方式。


通过阅读以下说明书和所附权利要求书，并通过参考附图，本发明的
实施例的各种优点对本领域技术人员将是显而易见的，在附图中
图1是根据本发明一些实施例的具有电压选择逻辑(VSL)的集成电 路的框图2是根据本发明一些实施例的可以由VSL执行的电压选择例程的流 程图3是根据本发明一些实施例的具有VSL的多核处理器的图； 图4是根据本发明一些实施例的用于图3的处理器的电压选择例程的 流程图5是根据本发明一些实施例的用于确定负载线电压降(drop)的减 少的例程的流程图6是根据本发明一些实施例的电压选择逻辑的框图7是根据本发明一些实施例的示例性计算机系统的系统级框图；以
及图8是根据本发明一些实施例的具有多个供电电压域的多核处理器的图。
具体实施例方式
根据一些实施例，当识别出IC中的不活动状态时，因为在VRM电力 输送网(power delivery network)(负载线)上将会有更少的电压降落，所 以可以动态地减小所请求的从电压调节器模块(VRM)到集成电路设备(例 如，处理器)的供电电压。即，当需要来自VRM的较小的供电电流时， 因为这导致在VRM的负载线上更小的电压降，所以可以通过来自VRM的 更小的电压向芯片提供相同或更高的供电电压。这是很有益的，例如，因 为更低的电压通常导致更低的功耗和提高的可靠性。在示例性应用中，当 具有多个核心的处理器识别出其一个或更多核心空闲时，因为将从VRM 引出更小的电流，所以该处理器可以从其VRM请求减小的供电电压。
图1概括地示出耦合到VRM 104的IC设备102，其从VRM 104接收 响应于所请求的调节器电压VR的供电电压Vc。调节器电压VR的值由电 压选择逻辑(VSL) 108确定，并通过控制信号(VrCNTL)被传输给VRM 104。 IC 102可以是任何IC设备，其实现了例如片上系统(SOC)、处理器、 ASIC、网络组件、控制器等。IC 102具有一个或更多功能块，例如核心等， 其可以是活动的或空闲的(例如，当活动时具有活动时钟，而当空闲时具 有关闭或充分减慢的时钟)。VSL 108有能力基于有多少和/或哪些功能块 空闲，来确定负载线电压降和/或供电电流减少(其转化为负载线电压降) 的减小量。(注意，如本文所使用的，术语"确定"是指通过测量、估计、 计算、推导、识别等来获得结果，并且是要以其最广的含义来使用)。
对于许多应用，取决于期望的工作性能，它们的规范可能要求供电电 压Vc处于或高于最小电平。然而，由于电力输送网上存在电压降(以负 载线电阻RLL为模型)，使得IC实际接收到的供电电压(Vc)小于调节器 电压(VR)。负载线电压降是Rixxlc。因此，Vc为VR-(IcxRLL)。由 此，为了在IC处获得可接受的供电电压Vc，应该对该电压降加以考虑。
为了满足Vc要求，传统方式例如对调节器电压(VR)进行选择，以 使得即使当所有功能块都活动时，Vc也不会降至规定值以下。即，假定了最坏情况(所有块都活动)下的供电电流(Ic)，并且请求VR以提供满足 该条件的Vc。以其他已知方式，VSL可以响应于功能块空闲而将所请求 的Vr減少固定的"安全"量，而不管其当前的性能状态。然而，该方式 仍然未能考虑对于特定工作条件下在负载线上的电压降的特定减少，可 以实际减小多少供电电压。因此，利用本文所公开的一些实施例，基于空 闲块的数量和/或质量来确定(计算、估计、测量、推导和/或识别)负载 线电压降的减少，以在满足供电电压的要求的同时，更优地减小所请求的 VR。
图2概括地示出例程200，其可以由VSL 108执行，以动态地选择减 小的调节器电压Vp在202处，确定接收到的供电电压的规定值。在204 处，确定一个或更多空闲IC块。在206处，基于接收到的规定值和由于识 别出的一个或更多空闲块所造成的负载线电压降的减少，来确定所请求的 供电电压值。如下面将在示例性多核处理器IC的环境下进一步讨论的，可 以以任何合适的方式来确定该减小量。例如，可以通过基于工作条件和空 闲块的数目/类型在一个存储结构中进行查找，来获取AVK值。可替换地， 可以基于工作条件和空闲块的数目/类型，从对(例如，被熔断(ftise)到 IC内的)边界值(例如AVR值或AIc值)的内插(interpolation)推导出AVR。 例如，可以基于对AIc的估计(根据空闲块)和Rix的已知值计算AV来 获取AVR。各种其他方式也可以被使用并落入本发明的范围内。
图3是根据本发明一些实施例的具有VSL的多核处理器302的框图， 用于基于一个或更多其正处于空闲状态的核心来请求减小的VR。处理器 302具有N个核心306 (核心0到核心N-1)，和用于确定要从VRM 104 请求的供电电压VR的VSL308。在该实例中，尽管n个核心在相同的电源 面(power plane)上，但是却具有独立的时钟分配。此外，这些核心被假 定为彼此的拷贝，并且具有类似的功耗特性。
处理器302可以工作在由所处理的应用确定的不同性能状态下。术语 "性能状态"一般是指对处理器或处理器内的核心的工作级别规范。例如， 作为一种公共的性能状态规范的高级配置和电源接口 (ACPI)规范定义了 不同的P-状态，以指定该规范内不同性能状态的工作核心电压和频率。对 于该规范，PO是最高性能状态，而Pn是最低性能状态。，当启动时，计算平台的基本输入/输出系统(BIOS) 基于从处理器获得的数据(例如，来自编程(例如，熔断的)边界值)来 建立P-状态数据结构，以向处理器提供P-状态信息。对于每种性能状态， 该数据结构提供规定的工作供电电压和频率。在一些实施例中，尽管可以 针对每个核心的进程请求不同的P-状态(例如，从不同的操作系统线程)， 但是控制逻辑将选择最活跃的状态并将其应用于每个核心。然而，同时， 这并不必然表示每个核心将以规定的P-状态参数来运行。还可能存在所谓 的基础的C-状态，其可以被分别应用于各个核心。因此，在可以为整个处 理器302指派相对活跃的P-状态(例如，P0或P1)的同时，如它们的C-状态所指出的， 一些核心实际上可能是空闲的(例如，具有关闭的或充分 减慢的吋钟)。
芯片的供电电流(Ic)具有动态分量(ICDy)和静态分量(Ics)，从而
+ ICS。动态分量(ICDy)表示开关电流，而静态分量(ICS)表示漏 泄电流。无论核心是活动的还是空闲的，该核心通常都会消耗静态(漏泄) 电流，而其动态电流则取决于其时钟。如果核心的时钟被关闭或者被充分 地减慢，则可以合理地假定ICDy=0。在一些实施例中，还可以合理地假
定多个核心306具有相同(或足够类似)的功耗特性，即，针对给定的性
能状态的动态电流消耗。这一事实可以用来基于空闲核心数来确定对于给
定的P-状态，整个供电电流(IC)中有多少动态分量(ICDy)将会降落。
对于给定的P-状态，可以用空闲核心数i乘以每核心的动态电流值
(ICDy,),来获得动态电流的总体减少(AIcDy)，并由此获得供电电流(IC)
的总体减少。(该减少是相对于一个用来定义满足Vc要求的VR值的预先 假定值)。据此，所请求的VR可以降低的量AV为AIcDyxR^。可以从 较高的Vk中减少该AVK，而如果不这样做的话，该VR本已被用来满足所 规定的要求。
(在本文所讨论的示例性实施例中， 一般假设当活动时，对于给定的 性能状态，每个核心消耗相同的动态电流量。这允许通过用给定P状态(性 能状态)的每核心的电流值乘以空闲核心数，来估计总体电流的减少。然 而，应该认识到，该假设并不是必需的。例如，对于不同类型或分类的核 心或者对于每个核心，可以使用单独的每核心电流值，并且这些单独的电流可以相加以得出总体供电电流的减少。)
图4示出用于从VRM 104选择所请求的电压Vr的例程400。例程400 可以由VSL308执行。在402处，基于规定的性能状态来确定预先定义的 VR。例如，可以从P状态数据结构获得该值，该P状态数据结构在处理器 302中或者在片外，例如，在用于BIOS或操作系统的存储器中。该P状 态数据结构甚至可以被编程(例如，熔断)到处理器芯片本身中。在404 处，确定空闲核心306的数目。(注意，除非明确指示为相反顺序，或者被 这些操作的特征所指定，否则，和本文所描述的任何例程操作一样，例程 操作402和404可以以任何顺序来执行。)
在406处，确定在负载线电阻上的电压降的减少AVR。取决于处理器 结构和特定设计关注点，可以以各种不同的方式来进行该操作。下面将对 此进行更多的讨论。在408处，将基于所确定的AVR的VR提供给VRM。
图5示出根据一些实施例的用于基于空闲核心数i来确定AVr的例程 406。在502处，针对可应用的性能状态，确定芯片的总动态电容(CDyn)、 频率F和供电电压Vc。在504处，使用方程AIc^(CDyn'F'Vc)(i/N)(其 中，i是空闲核心数，N是核心总数)来确定供电电流的减小量(AIc)。 F 和Vc将典型地在性能状态规范中定义，而CDyn (用于处理器芯片)可以
由芯片制造者提供，或者通过参数特性来确定。Coyn可以在制造期间被编
程到芯片内，或者可以从外部存储源获得。
在506处，通过用Rix乘以所确定的AIc来确定出AVr的値。与其他 参数一样，Rix也可以被编程到芯片内(烧录、加载为机器码)，或者可以 从外部存储源获得。
应该意识到，AVR可以以各种其他方式来确定，而并不限于图5的例 程。例如，可以基于P-状态和空闲核心数来检索(查找)合造的AVr信。 尽管这可能消耗相对较多的存储量，但是取决于设计关注点和如何实现， 这种方式也是可行的。例如，最大和最小AVR值可以被烧录或熔断到处理 器芯片中，并且类似于一些实施例中BIOS生成P-状态数据的方式，可以 生成包含这些不同值的数据结构并存储在存储器中。可替换地，为了获得 更大的灵活性，AIc值(而非AVR)可以被编程到基于特定工作参数(例 如，P-状态)和空闲核心数来进行检索的表中，或者可以针对该表生成AIc值。以这种方式，可以针对任何VRM和电力输送网确定AVk値。对于给 定实现的Rix的值然后可以例如在启动时从源提供到VSL308。例如，RLL 的值可以存储在BIOS寄存器中，或者甚至可以针对特定电力输送网配置 在工厂被烧录到的固件中。如将意识到的，多种其他方法也可以被实现， 并落入所附权利要求书的范围内。
图6是根据一些实施例的电压选择逻辑(VSL) 308的框图。VSL308 一般包括用于各个核心(核心0到核心n-l)的参数寄存器602、 P-状态解 析逻辑604、加法逻辑606、复用器608、乘法逻辑610、 V/F命令寄存器 612以及减法逻辑614，所有这些部件如所示出的那样耦合在一起。(注意， 在该实施例中，电压减少逻辑被并入遗留的电压/频率逻辑中，从V/F命令 寄存器612接入VR输出以提供减小的VR (Vr—AVr)清求。但是并不一定 要求如此。可以采用多种不同的方式来修改已有设计，或者创建新的和/ 或单独的VSL。按照这些线路，可以以电路部件、逻辑和/或机器码的任意 组合来实现VSL块，如特定设计所期望的。)
每个参数寄存器602接收与其相关联的核心的P-状态标识符，以及所 请求的P-状态的(每空闲核心)AV&.值。参数寄存器602将它们的P-状态 提供给P-状态解析逻辑604，后者为核心处理这些P-状态请求，并选择要 应用于所有核心的P-状态。例如，在一些实施例中，P-状态解析逻辑604 从所请求的P-状态中选择最活跃的所请求的P-状态。此外，参数寄存器 602向加法逻辑606提供数字值，指示与它们相关联的核心是否空闲。加 法逻辑606将这些值进行合并(求和)，以产生指示有多少核心空闲的结果 并将其提供给乘法逻辑610。最后，参数寄存器602向复用器608提供它 们的所请求的P-状态的AV&信息。来自P-状态解析逻辑604的所选P-状 态信号选择与所选P-状态相关联的电压减少因子(AV&)。该值被提供给 乘法器610并与空闲核心数相乘，以获得净电压减少值(AVr)。然后，从 V/F命令寄存器612提供的VR值中减去该乘积，并将结果提供给VRM104。 例如，可以将其提供给与VRM通信的一个或更多电压选择管脚或片外接 □。
图7是根据本发明一些实施例的具有电压选择逻辑(VSL) 708的计 算机系统700的框图，当供电电流下降时，VSL 708将动态可减小的VR
ii请求提供给VRM。计算机系统700可以是个人计算机系统或企业计算机 系统，例如，膝上型、笔记本或台式计算机系统。计算机系统700可以包 括一个或更多处理器702，其可以包括多个子块，例如但不限于，由核心 704所示的一个或更多核心(核心1到核心N)以及电源管理逻辑(PML) 706 (可以包含VSL 708);如相关领域技术人员至少基于本文描述的教示 所能意识到的，在一些实施例中，VSL708可以被实现为包括等同逻辑的 模块。
一个或更多处理器702可以是英特尔⑧架构的微处理器。对于其他实 施例，这些处理器可以是不同类型的处理器，例如，图形处理器、数字信 号处理器、嵌入式处理器等，和/或可以实现不同的架构。
一个或更多处理器702按照一个或更多时钟源709来工作，并具有来 自一个或更多电压调节器模块(VRM) 104的电力。 一个或更多处理器702 还可以与诸如存储器712这样的其他级别的存储器进行通信。可以通过主 机总线714和芯片组716来访问较高的存储器层次级别，例如系统存储器 (RAM) 718a和诸如大容量存储设备这样的存储设备718b (其可以被包 括在系统内或者可以被系统访问)。
此外，其他功能单元(例如，图形接口 720和网络接口 722，仅列举 了少数儿个)可以通过适当的总线或端口来与一个或更多处理器702进行 通信。诸如天线(未示出)这样的其他设备可以耦合到网络接口，以将该 一个或更多处理器耦合到无线网络。
此外，本领域技术人员将认识到，可以使用不同于图7中所示的划分 和/或集成方式来实现所示出的一些或全部组件，而不偏离所描述的实施例 的精神和范围。
对于本发明的一些实施例，存储设备718b可以存储诸如操作系统724 这样的软件。对于一个实施例，操作系统是可从位于华盛顿州雷蒙德的微 软公司获得的Windows⑧操作系统，该操作系统包括根据高级配置和电源 接口 (ACPI)标准的特性和功能，和/或提供操作系统控制的电源管理 (OSPM)。对于一些实施例，操作系统可以是不同类型的操作系统，例如， Linux操作系统。
尽管系统700可以是个人计算机系统，但是其他类型的系统也在各种实施例的范围内，例如，其他类型的计算机(例如，手持设备、服务器、 平板计算机、网络应用设备、路由器等)、无线通信设备(例如，蜂窝电话、 无绳电话、寻呼机、个人数字助理等)、计算机相关的外设(例如，打印机、 扫描仪、监视器等)、娱乐设备(例如，电视、收音机、立体声系统、磁带
和致密盘播放器、盒式录像机、可携式摄像机、数码摄像机、MP3 (运动 图像专家组，音频层3)播放器、视频游戏机、手表等)等。前面各图所 表示的存储电路也可以具有任意的类型，并且可以实现在上述系统中的任 意一种中。'
VSL 708可以与处理器701的其他特性和功能(例如，电源管理模块 706)协同工作。具体地， 一个实施例的电源管理模块可以控制处理器701 和/或单独的核心704的电源管理，包括各种功耗状态之间的转换。例如， 在操作系统724支持ACPI的情况下，VSL 708可以控制并跟踪各个核心 的c-状态和/或P-状态。电源管理逻辑706还可以存储一个或更多实施例的 用于管理动态请求的VRM电压的其他信息，或具有对该其他信息的访问 权，该其他信息例如是活动的存储器和/或一个或更多核心的数量、最小高 速缓冲存储器的大小、计时器信息和/或存储在寄存器或其他数据存储设备 中的其他信息。
此外，相关领域的技术人员将意识到，对于本发明的一些实施例，VSL 708可以使用额外的中间状态，以及更大禾1V更小的状态。
尽管上面已经描述了一个或更多实施例的许多特定细节，但是将意识 到，对于其他实施例，可以实现用于动态地减小所请求的供电电压的其他 方式。例如，尽管上面提到了特定功耗状态，但是，对于其他实施例，可 以在确定增加或降低有效的所请求的供电电压的过程中考虑其他功耗状态 和/或其他因子。
此外，尽管出于举例的目的，针对具有单个供电电压(例如，来自VRM) 的芯片讨论了基于空闲核心的动态供电方式，但是将意识到，根据一个或 更多实施例的请求供电电压的方式可以应用于不同类型的电力输送网和/ 或主机集成电路芯片和/或系统。
例如，如图8中所示的具有多个供电域中的多个核心的处理器可以采 用本文所教导的供电减小方式。处理器802包括N个不同的供电域804i，
13每个耦合到相关联的VRM 104i，以响应于所请求的VR而向该域提供可分 别控制的供电电压Vc。每个域包括一个或更多核心806i和一个VSL808j， 以基于该域内的空闲核心数来请求供电电压VRi。
本说明书中对"一个实施例"、"实施例"、"示例性实施例"等的任何 引用是指，结合该实施例描述的特定特征、结构或特性被包括在本发明的 至少一个实施例中。本说明书中各处出现的这样的短语并不必然全都指代 同一个实施例。此外，当结合任何实施例来描述特定特征、结构或特性时， 被认为是在本领域技术人员的理解范围内的是，可以结合其他实施例来改 变这样的特征、结构或特性。本发明的可替代实施例还包括机器可访问介 质，其包含用于执行本发明的操作的指令。这样的实施例还可被称作程序 产品。这种机器可访问介质可以非限制性地包括诸如软盘、硬盘、CD-ROM、 ROM以及RAM这样的存储介质，以及制造或形成的、或可由机器或设备 检测到的粒子或分子的其他有形排列。指令也可以用在分布式环境中，并 且可以被本地存储和/或远程存储，以供单或多处理器的机器访问。
此外，为了方便理解，可能已经将某些方法过程描绘为分开的过程； 然而，这些分开描绘的过程不应被解释成在其执行上的必然的顺序相关性。 即，如本领域技术人员将至少基于本文提供的教示所意识到的，能够以可 替代的顺序或者同时执行一些过程。
足够详细地描述了本发明的实施例，以使本领域技术人员能够实践本 发明。也可以利用其他实施例，并且可以作出结构、逻辑和能力方面的改 变，而不偏离本发明的范围。此外，应该理解，本发明的各种实施例尽管 不同，但是并不一定是相互排斥的。例如， 一个实施例中描述的特定特征、 结构或特性可以包括在其他实施例中。因此，不应该限制性地理解本详细 说明。
前面的实施例和优点仅仅是示例性的，并且不应被解释为限制了本发 明。例如，本文给出的教示可以容易地应用于其他类型的存储器。本领域 技术人员从前面的描述可以意识到，可以以各种形式来实现本发明的实施 例的技术。因此，尽管已经结合其特定实例描述了本发明的实施例，但是， 本发明的实施例的实际范围并不受此限制，因为根据对附图、说明书和所 附权利要求书的学习，其他修改对本领域技术人员来说将是显而易见的。
权利要求
1、一种集成电路装置，包括一个或更多功能块，当所述装置工作时，所述一个或更多功能块可以是空闲的；以及确定逻辑，用于基于预先定义的电平确定要从VRM请求的供电电压电平，所述预先定义的电平被减小了与所述一个或更多功能块中空闲的功能块的数目成比例的量。
2、 根据权利要求l所述的装置，其中，所述一个或更多功能块是处理 器中的核心。
3、 根据权利要求2所述的装置，其中，所述预先定义的电平是基于所 述处理器的性能状态。
4、 根据权利要求3所述的装置，其中，所述预先定义的电平被减小了 根据査找该性能状态的当前每核心的参数所确定的量。
5、 根据权利要求3所述的装置，其中，基于将减少的供电电流确定为 IC动态电容的函数，所述预先定义的电平被减小了一数量。
6、 根据权利要求3所述的装置，其中，所述预先定义的电平被减小了 根据査找该性能状态的每核心的AV参数所确定的量。
7、 根据权利要求1所述的装置，其中，当所述功能块不是空闲的并且 处于相同的性能状态时，所述功能块消耗基本上相同的动态电流。
8、 根据权利要求1所述的装置，其中，所述逻辑和所述一个或更多功 能块是一个供电域的一部分，该供电域是所述装置内的多个供电域之一。
9、 一种方法，包括确定要从VRM请求的预先规定的供电电压； 确定正在工作的集成电路中有多少功能块是空闲的；以及 基于有多少功能块是空闲的，减小所述预先规定的供电电压。
10、 根据权利要求9所述的方法，还包括将所述减小的供电电压提 供给所述VRM。
11、 根据权利要求9所述的方法，其中，所述功能块是多核处理器中 的核心。
12、 根据权利要求9所述的方法，包括确定每核心的动态电流值并 将该值与空闲核心的数目相乘来确定供电电流的减少，以确定要将所述预 先规定的供电电压减小多少。
13、 根据权利要求12所述的方法，包括基于所述减小的供电电流和 负载线电阻值来确定要将所述供电电压减少多少。
14、 根据权利要求13所述的方法，其中，所述负载线电阻值被熔断到 所述集成电路中。
15、 根据权利要求14所述的方法，其中，所述负载线电阻值是从所述 集成电路的外部检索到的。
16、 根据权利要求9所述的方法，包括确定每核心的AVR值并将该 值乘以空闲核心的数目，以确定要将所述预先规定的供电电压减小多少。
17、 一种处理器，包括多个核心，其在多个性能状态中所选择的一个性能状态下工作；以及 电压选择逻辑，用于请求供电电压VR以向所述多个核心提供接收到的供电电压Vc，其中，所述VR与当所述处理器在工作时所述多个核心中 空闲的核心的数目成比例。
18、 根据权利要求17所述的处理器，其中，所述Vr是用以下方式来 确定的将基于所选择的性能状态的预先规定的VR减小一数量，该数量 是通过确定供电电流的减少而导出的。
19、 根据权利要求18所述的处理器，其中，供电电流的减少是通过从 性能状态数据结构中检索出每核心的供电电流值来确定的。
20、 根据权利要求17所述的处理器，其中，所述Vr是用以下方式来 确定的将基于所选择的性能状态的预先规定的Vr減小一数量，该数量 是通过确定每核心的电压值而导出的。
21、 根据权利要求20所述的处理器，其中，所述每核心的电压值是从 性能状态数据结构中检索到的。
22、 根据权利要求17所述的处理器，其中，所述Vr是从VRM清求的。
23、 根据权利要求22所述的处理器，包括所述VRM的至少一部分。
24、 根据权利要求22所述的处理器，其中，所述多个核心和所述电压 选择逻辑是一个供电域的一部分，该供电域是所述处理器的多个供电域之
25、 一种计算机系统，包括 处理器，具有多个核心，其在多个性能状态中所选择的一个的性能状态下工作;以及电压选择逻辑，用于请求供电电压VR以向所述多个核心提供接 收到的供电电压Vc，其中，所述VR与当所述处理器在工作时所述多个核 心中空闲的核心的数目成比例；电压调节器的至少一部分，用于生成所述VR以将Vc提供给所述处理 器；以及天线，其耦合到所述处理器，用于将所述处理器通信地链接到无线网 络。
26、 根据权利要求25所述的计算机系统，其中，所述Vr是用以下方 式来确定的将基于所选择的性能状态的预先规定的Vk減小一数量，该 数量是通过确定供电电流的减少而导出的。
27、 根据权利要求26所述的计算机系统，其中，供电电流的减少是通 过从性能状态数据结构中检索出每核心的供电电流值来确定的。
28、 根据权利要求25所述的计算机系统，其中，所述Vr是用以下方 式来确定的将基于所选择的性能状态的预先规定的Vr減小一数量，该 数量是通过确定每核心的电压值而导出的。
29、 根据权利要求28所述的处理器，其中，所述每核心的电压值是从 性能状态数据结构中检索到的。
全文摘要
本发明的一些实施例包括用于基于空闲的功能块来动态地减小所请求的供电电压的系统、装置和方法。
文档编号G06F1/32GK101622588SQ200880006531
公开日2010年1月6日 申请日期2008年3月25日 优先权日2007年3月29日
发明者J·P·阿拉雷 申请人:英特尔公司