专利名称：计算机系统及其控制方法
技术领域：
本发明涉及一种提高高速缓冲存储器的使用效率的计算机系统及其 控制方法。
背景技术：
在现有的计算机系统中，进行处理的功能正年年增加，为了极力抑制 处理间的干扰，提议就影响处理性能的高速缓冲存储器而言，以各处理
(process,进程)为单位分割高速缓冲存储器的存储区域的机构(例如， 参照专利文献1、 2)。
并且，作为对分割后高速缓冲存储器的使用效率会下降的课题的对 策，还提议在开始执行处理的定时中，每次都执行根据处理的优先级信息 再分配高速缓冲存储器的分配量的控制的技术(例如，参照专利文献3)。
专利文献1:日本特开平9-146842号公报
专利文献2:美国专利申请公开2007/0033341号
专利文献3:美国特许第7,293,144号
可是，在现有的计算机系统中，若同时动作的处理单位增减，则必需 对全部的处理单位再次设定分配高速缓冲存储器量，并且，必需计算该再 次设定量的部件。结果，存在系统复杂化，且在处理单位间产生干扰的问题。
发明内容
本发明的目的在于即使不进行分配高速缓冲存储器量的再次设定，也 可应对同时动作的处理单位的增减。
为了实现上述目的，本发明采用如下计算机系统的结构，该计算机系 统具备多个处理单位；用于保持该多个处理单位使用的数据的主存储器; 可比该主存储器高速地存取的高速缓冲存储器；存储器控制装置，分割该
5高速缓冲存储器的存储区域并分配给所述多个处理单位，且所述多个处理 单位中任意的处理单位结束动作时，释放所述高速缓冲存储器的全部存储 区域中、结束该动作的处理单位使用的存储区域，以使其他处理单位可使 用；和存储器调换控制装置，保持所述多个处理单位间的优先级信息，使 用考虑了该优先级信息的所述高速缓冲存储器的调换(调换replacement) 算法，在所述主存储器和所述高速缓冲存储器之间控制数据的调换，且所 述多个处理单位包含用于实现搭载该计算机系统的设备的基本功能的基 本处理单位，所述存储器控制装置事先确定所述高速缓冲存储器的分配， 以使所述基本处理单位专有所述高速缓冲存储器的一部分存储区域，且使 所述基本处理单位以外的处理单位优先于所述基本处理单位使用所述高 速缓冲存储器的其他存储区域中至少一部分。 发明效果
根据本发明的计算机系统，使各处理单位的高速缓冲存储器的分配量 自动变化而不用对其进行再次设定。因此，即便同时动作的处理单位增减， 也不必针对全部的处理单位再次设定分配高速缓冲存储器量，也不需计算 再次设定量的部件，使高速缓冲存储.器分配量变化而不会发生系统的复杂 化或处理单位间的干扰。
图1是表示本发明的计算机系统的结构例框图。 图2是表示图1中的高速缓冲存储器的内部结构例的原理图。 图3是用于说明图2的高速缓冲存储器中的调换优先级的原理图。 图4是表示图1中的3个处理单位的动作序列例的计时图。 图5是表示在图4中的时刻Tl图2的高速缓冲存储器的内部状态的 原理图。
图6是表示在图4中的时刻T2图2的高速缓冲存储器的内部状态的
原理图。
图7是表示在图4中的时刻T3图2的高速缓冲存储器的内部状态的 原理图。
图8是表示图1中的存储器控制装置具有的释放功能的实现例的流程图。
图9是表示图1中的存储器控制装置具有的释放功能的另一实现例的 流程图。
图10是表示图1中的存储器控制装置具有的释放功能的又一实现例 的流程图。
图11是表示图1中的存储器控制装置具有的释放功能的再一实现例 的流程图。
图12是表示图1中的高速缓冲存储器的内部结构的另一例的原理图。 图13是用于说明图12的高速缓冲存储器中的调换优先级的原理图。 图14是表示在图4中的时刻Tl图12的高速缓冲存储器的内部状态 的原理图。
图15是表示在图4中的时刻T2图12的高速缓冲存储器的内部状态 的原理图。
图16是表示在图4中的时刻T3图12的高速缓冲存储器的内部状态 的原理图。 符号说明 10…计算机系统
11a…第1处理单位(处理单位A)
11b…第2处理单位(处理单位B)
11c…第3处理单位(处理单位C)
12…主存储器
13…高速缓冲存储器
14…存储器控制装置
15…存储器调换控制装置
21…释放功能
22…处理单位指定寄存器
DATA…数据
LRU…存储器调换判断信息
PN…处理单位编号
TAG…标记Tl、 T2、 T3…时亥iJ
Ua、 Ub、 Uc…对各处理单位的高速缓冲存储器线分配量 V…有效位
WF…弱标志(々一一夕7，^)
具体实施例方式
下面，参照附图来说明本发明的计算机系统的实施方式。
图1是表示本发明的计算机系统的结构例。图1的计算机系统10具 备第1处理单位(处理单位A) lla、第2处理单位(处理单位B) llb、 第3处理单位(处理单位C) llc、主存储器12、高速缓冲存储器13、存 储器控制装置14、存储器调换控制装置15。
第l、第2及第3处理单位lla、 llb、 llc分别是处理器等硬件(专 用电路)或线程、程序等软件。通常将软件存储在ROM等存储介质中。 但是，在本实施方式中为了简化说明，第l、第2及第3处理单位lla、 llb、 llc全部为处理器。
第3处理单位llc是用于实现搭载该计算机系统10的设备的基本功 能的基本处理单位。在该计算机系统10例如搭载于便携电话终端时，第3 处理单位llc承担声音通话功能或音乐再现功能，第2处理单位lib承担 照相机拍摄功能，第l处理单位lla承担TV视听功能。声音通话功能指 一般所说的在便携电话终端间的基于声音的通话功能。声音再现功能是一 般所说的便携型音乐播放器的功能，指再现以MPGE2-AAC、 MP3、 ATRAC3等音频编解码格式压縮的音乐文件的功能。照相机拍摄功能指由 数码相机等执行的照片拍摄功能。TV视听功能指一般所说的模拟TV视 听功能，单段(one segment)数字TV视听功能、全段(foil segment)数 字TV视听功能等。
主存储器12是用于保持第1、第2及第3处理单位lla、 llb、 llc使 用的数据的存储器。高速缓冲存储器13是可比该主存储器高速地存取的 存储器。
存储器控制装置14具有释放功能21，即分割高速缓冲存储器13的存 储区域并分配给第l、第2及第3处理单位lla、 llb、 llc，且在第l、第2及第3处理单位lla、 llb、 lie中任意处理单位结束动作时，释放高速 缓冲存储器13的全部存储区域中结束该动作的处理单位使用的存储区域， 以4吏其他的处理单位可使用。
存储器调换控制装置5保持第1、第2及第3处理单位lla、 llb、 lie 间的优先级信息，使用考虑了该优先级信息的高速缓冲存储器13的调换 算法，在主存储器12和高速缓冲存储器13之间控制数据的调换。存储器 调换控制装置15具有的处理单位指定寄存器22是用于指定第1、第2及 第3处理单位lla、 llb、 llc中哪一个是基本处理单位的寄存器，在上述 便携电话终端的实例中将表示承担声音通信功能或音乐再现功能的第3处 理单位llc的处理单位编号(例如Oxc: "0x"表示是16进制数表述。下 面相同。)设定在处理单位指定寄存器22中。
图2表示图1中的高速缓冲存储器13的内部结构例。图2的高速缓 冲存储器13具备例如由8个高速缓冲存储器线(线1 线8)构成的存储 区域。各高速缓冲存储器线是高速缓冲caching)该高速 缓冲存储器13时的1个单位，具有进行高速缓冲的数据(DATA);表示 该高速缓冲存储器优先成为调换的对象的弱标志(WF);作为基于一般的 LRU (Least Recently Used)算法的调换优先级信息的存储器调换判断信息 (LRU);用于确定主存储器12中的地址的标记(TAG);和表示该高速 缓冲存储器线保持的数据是否有效的有效位(V)。
图2中的Ua、 Ub、 Uc表示至第l、第2及第3处理单位lla、 llb、 llc各个的高速缓冲存储器线分配量。存储器控制装置14例如对第1处理 单位lla分配线l及2，对第2处理单位llb分配线3 6，对第3处理单 位llc分配线1 8。存储器控制装置14事先确定高速缓冲存储器13的分 配，以使第3处理单位llc专用线7及8，使第l处理单位lla比第3处 理单位Uc优先使用线1及2，且使第2处理单位lib比第3处理单位llc 优先使用线3 6。
另外，存储器调换控制装置15例如在根据来自作为基本处理单位的 第3处理单位llc的请求，从主存储器12向高速缓冲存储器13的某个线 传送数据时，在对该线赋予意味该线易变成调换对象的"1 "的弱标志(WF) 后，除了上述LRU算法，还使用优先选择赋予该"1"的弱标志(WF)的线的高速缓冲存储器13的调换算法。
图3是用于说明图2的高速缓冲存储器13中的调换优先级的原理图。 越是图3上方的条件的高速缓冲存储器越易变成调换对象，越是图3下方 的条件的高速缓冲存储器越难变成调换对象。具体地说明，有效位(V) 表示无效"0"的线比有效位(V)表示有效"1"的线更易被选为调换对 象。并且，弱标志(WF)为1"的线比弱标志(WF)为"0"的线更易被 选为调换对象。在有效位(V)及弱标志(WF)相同的线之间，进行基于 众所周知的LRU的存储器调换判断。在图3中，从调换优先级高至低依 次表现为"旧"、"中"、"新"。另外，替换存储器调换判断信息LRU，采 甩随机方式或其他优先级确定算法的信息也无妨
图4是表示图1中的第1、第2及第3处理单位lla、 llb、 llc的动 作序列例。这里，在第3处理单位(处理单位C) llc起动，接着第l及 第2处理单位(处理单位A及B) lla、 llb起动之后，第1处理单位(处 理单位A) lla结束。B卩，在图4中的时刻Tl仅第3处理单位llc在动作， 在时刻T2第1、第2及第3处理单位lla、 llb、 llc全部在动作，在时刻 T3第2及第3处理单位llb、 llc在动作。
图5、图6及图7分别表示在图4中的时刻T1、 T2及T3图2的高速 缓冲存储器13的内部状态。
根据图5，第3处理单位llc动作一定时间之后，变成全部高速缓冲 存储器线中设立弱标志(WF)的状态。在该状态下，例如在发生基于第3 处理单位llc的请求的高速缓冲存储器线的调换时，根据图3的优先顺序， 选定线2及8作为调换第1候补(存在多个同等级的优先级候补时的动作 取决安装，由于不是本申请发明的特征，所以不详细说明。)，由存储器调 换控制装置15执行调换。这时，第3处理单位llc是由处理单位指定寄 存器22指定的处理单位，由于是相当于在弱标志(WF)中设立"1"的 基本处理单位，所以调换结束后，存储器调换控制装置15也在该线的弱 标志(WF)中设立"1"。
根据图6，第l、第2及第3处理单位lla、 llb、 llc动作一定时间之 后，在仅分配给第3处理单位llc的线7及8的弱标志(WF)中设立"1"。 线1及2保持第1处理单位lla的数据，弱标志(WF)为"0"。同样地，
10线3 6保持第2处理单位llb的数据，弱标志(WF)为"0"。在该状态 下，例如在发生基于第3处理单位lie的请求的高速缓冲存储器线的调换 时，依据图3的优先顺序，选定线8作为调换第1候补。而且，对该线8 由存储器调换控制装置15执行调换。这时，第3处理单位llc是由处理 单位指定寄存器22指定的处理单位，由于相当于是在弱标志(WF)中设 立"l"的基本处理单位，所以调换结束后，调换控制装置15也在该线8 的弱标志(WF)中设立"1"。
根据图7，响应第l处理单位lla的动作结束，利用存储器控制装置 14具有的释放功能21，在线1及2的弱标志(WF)中设立"1"。这里， 通过对至第1处理单位lla的全部分配高速缓冲存储器线赋予"1"的弱 标志(WF)的方法，实现释放功能21。结果，其他的处理单位(该情况 中为第3处理单位llc)可使用分配给第1处理单位lla的线1及2。该状 态下，例如在发生基于第3处理单位llc的请求的高速缓冲存储器线的调 换时，依据图3的优先顺序，选定线2作为调换第1候补。而且，对该线 2由存储器调换控制装置15执行调换。这时，第3处理单位llc是由处理 单位指定寄存器22指定的处理单位，由于相当于在弱标志(WF)中设立 "1"的基本处理单位，所以调换结束后，存储器调换控制装置15在该线 2的弱标志(WF)中设立"1"。
如上所述，根据图1的计算机系统10，即便同时动作的处理单位增减， 也不必对全部的处理单位再次设定分配高速缓冲存储器量，也不需计算再 次设定量的部件，能使高速缓冲存储器分配量变化而不会发生系统的复杂 化或处理单位间的干扰。并且，由于对作为基本处理单位的第3处理单位 llc始终确保线7及8，所以无论哪个处理单位同时动作都可对该基本处 理单位确保最低限度的处理功能。
根据便携电话终端的实例中己说明，如图5所示，第1及第2处理单 位lla、 llb不动作时，承担声音通话功能或音乐再现功能的第3处理单 位llc可使用全部的高速缓冲存储器线(线1 8)。 S卩，第3处理单位llc 可使用于声音通话功能或音乐再现功能的高速缓冲存储器13的容量增加， 高速缓冲存储器错误率也下降，可高效地执行期望的处理。在第3处理单 位llc单独动作时，处理效率上升，且对主存储器12的存取频率也下降。根据这些效果，可期待由整个计算机系统10活性化(动作)的硬件平均 地减少，功耗下降的效果。
另外，根据图1的计算机系统10，通过变更处理单位指定寄存器22 的值，可对第1处理单位lla或第2处理单位lib实现高速缓冲存储器13 的自动的分配量变化。
图8、图9、图10及图11分别是表示图1中的存储器控制装置14具 有的释放功能21的实现例的流程图。
根据图8，对于高速缓冲存储器13的分配部分，按每1个线向主存储 器12回写(write back)该线的数据，且使该线的有效位(V)成为无效 "0"，从而实现全部分配高速缓冲存储器线的释放功能21。由此，可释放 任意处理单位使用的高速缓冲存储器线，以保持数据的相关性(〕匕一 ^ y〉)，同时其他处理单位可使用。
根据图9，通过限定在结束动作的处理单位使用的存储器空间内，适 用与图8相同的方法，实现释放功能21。由此，可释放任意处理单位使用 的高速缓冲存储器线，以便在保持数据的相关性的同时，即便在由共享存 储器等搭载于其他处理单位的分配高速缓冲存储器线上的情况下，其他处 理单位也可使用。
根据图10，就高速缓冲存储器13的分配部分而言，按每1个线对该 线赋予"1"的弱标志(WF)，由此实现全部分配高速缓冲存储器线的释 放功能21。由此，释放任意处理单位使用的高速缓冲存储器线，以便在保 持数据的相关性的同时，不发生回写导致的至存储器总线的局部负载，其 他处理单位可使用。
根据图11，通过限定在结束动作的处理单位使用的存储器空间内，适 用与图10相同的方法，实现释放功能21。由此，可释放任意处理单位使 用的高速缓冲存储器线，以便在保持数据的相关性的同时，且不发生回写 导致的至存储器总线的局部负载，且即便在由共享存储器等搭载于其他处 理单位的分配高速缓冲存储器线上的情况下，其他处理单位也可使用。
图12是表示图1中的高速缓冲存储器13的内部结构的另一例。8个 高速缓冲存储器线的各个具有处理单位编号(PN)，替代图2情况的弱标 志(WF)。图13是用于说明图12的高速缓冲存储器13中的调换优先级的原理 图。这时的存储器调换控制装置15在依据来自第1、第2及第3处理单位 lla、 llb、 llc中任意处理单位的请求，从主存储器12向高速缓冲存储器 13的线传送数据时，将特定该请求源的处理单位的处理单位编号(PN) 赋予该线之后，除上述LRU算法之外，还使用优先选择赋予与由处理单 位指定寄存器22指定的基本处理单位的编号(例如表示第3处理单位llc 的"0xc") —致的处理单位编号(PN)的线的高速缓冲存储器13的调换 算法。
图14、图15及图16分别表示在图4中的时刻T1、 T2及T3图12的 高速缓冲存储器13的内部状态。这里，第1处理单位lla由编号"0xa" 识别，第2处理单位lib由编号"0xb"识别，第3处理单位llc由编号 "0xc"识别，且第3处理单位llc是基本处理单位。因此，在处理单位 指定寄存器22中设定"0xc"。
根据图14，第3处理单位llc动作一定时间之后，变成对全部高速缓 冲存储器线的处理单位编号(PN)设定"0xc"的状态。该状态下，例如 在发生基于第3处理单位llc的请求的高速缓冲存储器线的调换时，依据 图13的优先顺序，选择线2及8作为调换第1候补。选择其中任一个(存 在多个同等级的优先级候补时的动作取决于安装，由于不是本申请发明的 特征，所以不详细地说明)，由存储器调换控制装置15执行调换。这时， 对该高速缓冲存储器线的处理单位编号(PN)设定第3处理单位llc的编 号、即"0xc"。
根据图15，第l、第2及第3处理单位lla、 llb、 llc动作一定时间 之后，对仅分配给第3处理单位llc的线7及8的处理单位编号(PN)设 定"0xc"。线1及2保持第1处理单位lla的数据，处理单位编号(PN) 为"0xa"。同样地，线3 6保持第2处理单位lib的数据，处理单位编 号(PN)为"0xb"。在该状态下，例如在发生基于第3处理单位llc的请 求的高速缓冲存储器线的调换时，依据图13的优先顺序，选定线8作为 调换第1候补。而且，对该线8由存储器调换控制装置15执行调换。这 时，对该线8的处理单位编号(PN)设定第3处理单位llc的编号、即"0xc"。
根据图16，响应第1处理单位lla的动作结束，利用存储器控制装置14具有的释放功能21，对线1及2的处理单位编号(PN)设定"0xc"。 这里，利用对至第1处理单位lla的分配高速缓冲存储器线的全部赋予与 由处理单位指定寄存器22指定的"0xc"相同的编号作为处理单位编号 (PN)的方法，实现释放功能21。结果，其他处理单位(该情况下为第3 处理单位llc)可使用分配给第1处理单位lla的线1及2。该状态下，例 如在发生基于第3处理单位llc的请求的高速缓冲存储器线的调换时，依 据图13的优先顺序，选定线2作为调换第1候补。而且，对该线2，由存 储器调换控制装置15执行调换。这时，对该线2的处理单位编号(PN) 设定第3处理单位llc的编号、即"0xc"。
如上所述，即便在高速缓冲存储器13中采用图12的结构的情况，也 可实现与采用图2的结构的情况同样的动作。可是，图12的情况将处理 单位指定寄存器22的设定变更迅速地反映至计算机系统10的动作。
另外，本发明不限于上述实施方式，可进行各种变更，不用说这些变 更与包含在本发明的范围内。例如，即便采用图2或图12任一结构的情 况，也可捆扎多个高速缓冲存储器线，作为单位，分割高速缓冲存储器13。
产业上的可利用性
如上所述，本发明的计算机系统具有如下效果S卩，即便同时动作的 处理单位增减，也不必对全部的处理单位再次设定分配高速缓冲存储器 量，也不需计算再次设定量的部件，不发生系统的复杂化或处理单位间的 干扰地使高速缓冲存储器分配量变化，适用于计算机系统或搭载该计算机 系统的便携电话终端、与其类似的多媒体设置设备等。
1权利要求
1、一种计算机系统，具备多个处理单位；用于保持所述多个处理单位使用的数据的主存储器能比所述主存储器高速地存取的高速缓冲存储器；存储器控制装置，分割所述高速缓冲存储器的存储区域并分配给所述多个处理单位，且所述多个处理单位中任意的处理单位结束动作时，释放所述高速缓冲存储器的全部存储区域中结束该动作的处理单位使用的存储区域，以使其他处理单位可使用；和存储器调换控制装置，保持所述多个处理单位间的优先级信息，使用考虑了该优先级信息的所述高速缓冲存储器的调换算法，在所述主存储器和所述高速缓冲存储器之间控制数据的调换，所述多个处理单位包括用于实现搭载该计算机系统的设备的基本功能的基本处理单位，所述存储器控制装置事先确定所述高速缓冲存储器的分配，以使所述基本处理单位专用所述高速缓冲存储器的一部分存储区域，且使所述基本处理单位以外的处理单位优先于所述基本处理单位使用所述高速缓冲存储器的其他存储区域中至少一部分。
2、 根据权利要求1所述的计算机系统，其特征在于所述存储器调换控制装置具有用于指定所述基本处理单位的处理单位指定寄存器。
3、 根据权利要求1所述的计算机系统，其特征在于所述存储器调换控制装置，在按照来自所述基本处理单位的请求，从所述主存储器向所述高速缓冲存储器的存储区域传送数据时，将意味着该存储区域易成为调换对象的弱标志赋予该存储区域之后，使用优先选择被赋予该弱标志的存储区域的高速缓冲存储器的调换算法。
4、 根据权利要求1所述的计算机系统，其特征在于所述存储器调换控制装置在依据来自所述多个处理单位中任意处理单位的请求，从所述主存储器向所述高速缓冲存储器的存储区域传送数据时，对该存储区域赋予用于确定该请求源的处理单位的编号之后，使用优先选择被赋予与所述基本处理单位的编号一致的编号的存储区域的高速缓冲存储器的调换算法。
5、 根据权利要求1所述的计算机系统，其特征在于所述存储器控制装置在对其他的处理单位释放所述高速缓冲存储器的存储区域时，向所述主存储器回写该存储区域的数据，且使该存储区域的有效位成为无效。
6、 根据权利要求5所述的计算机系统，其特征在于所述存储器控制装置在结束该动作的处理单位使用的存储器空间内，为其他处理单位释放所述高速缓冲存储器的存储区域。
7、 根据权利要求3所述的计算机系统，其特征在于-所述存储器控制装置在为所述基本处理单位释放所述高速缓冲存储器的存储区域时，向该存储区域赋予所述弱标志。
8、 根据权利要求7所述的计算机系统，其特征在于所述存储器控制装置在结束该动作的处理单位使用的存储器空间内，为所述基本处理单位释放所述高速缓冲存储器的存储区域。
9、 根据权利要求1所述的计算机系统，其特征在于所述基本处理单位是用于实现便携电话终端的声音通话功能的处理单位。
10、 根据权利要求1所述的计算机系统，其特征在于所述基本处理单位是用于实现便携电话终端的音乐再现功能的处理单位。
11、 一种计算机系统的控制方法，该计算机系统具有多个处理单位;用于保持该多个处理单位使用的数据的主存储器；和能比该主存储器高速地存取的高速缓冲存储器，其中所述多个处理单位包括用于实现搭载该计算机系统的设备的基本功能的基本处理单位，所述控制方法包括步骤分割所述高速缓冲存储器的存储区域，事先分配给所述多个处理单位，以使所述基本处理单位专用所述高速缓冲存储器的一部分存储区域，且使所述基本处理单位以外的处理单位优先于所述基本处理单位使用所述高速缓冲存储器的其他存储区域中至少一部分；使用考虑了所述多个处理单位间的优先级信息的所述高速缓冲存储 器的调换算法，在所述主存储器和所述高速缓冲存储器之间控制数据的调换；禾口在所述多个处理单位中任意的处理单位结束动作时，释放所述高速缓 冲存储器的全部存储区域中结束该动作的处理单位使用的存储区域，以使 其他处理单位可使用。
全文摘要
提供一种计算机系统及其控制方法。计算机系统(10)包括保持大量数据的主存储器(12)；比主存储器(12)高速地存取的高速缓冲存储器(13)；在主存储器(12)和高速缓冲存储器(13)之间控制数据的调换的存储器调换控制装置(15)；和按每个处理单位分割分配高速缓冲存储器(13)的存储器控制装置(14)，存储器调换控制装置(15)保持每个处理单位的优先级信息，使用考虑该优先级的调换算法，进行高速缓冲存储器(13)的线调换，分割并分配高速缓冲存储器(13)时，使处理单位之间部分地共享存储区域后，使分配高速缓冲存储器量自动地变化。即使不进行对多个处理单位的分配高速缓冲存储器量的再次设定，也可应对同时动作的处理单位的增减。
文档编号G06F12/08GK101499035SQ20091000140
公开日2009年8月5日 申请日期2009年1月5日 优先权日2008年1月31日
发明者古贺义宏 申请人:松下电器产业株式会社