专利名称：一种对处理器芯片进行在线检测的装置和方法
技术领域：
本发明涉及微处理器测试技术领域，特别是涉及到一种利用JTAG接口对微处理 器芯片的内部的故障进行在线诊断和调试的检测装置和方法。
背景技术：
随着计算机芯片规模的增加，对于复杂的计算机芯片尤其是复杂的处理器芯片来 说故障诊断已经成为一个复杂的问题。在处理器芯片发生故障时，只通过一些表面的现象 来分析故障点是非常困难的，而且由于执行程序的复杂性使得利用仿真工具重现故障也变 的非常困难。对于大规模程序运行的故障进行诊断和调试已经成为微处理器芯片设计和测 试中的一个难题。 在处理器芯片测试中，扫描测试已经成为诊断和检测处理器芯片制造中产生的故 障的主要手段。 除扫描测试外，符合IEEE1149. 1标准的JTAG也已经成为检测芯片接口故障的一 个手段。现有技术中，IFFE1149. 1标准通过边界扫描触发器的技术对1/0进行控制，来测试 芯片I/0连接。符合IEEE1149. 1的JTAG (Joint TestAction Group,联合测试行动小组) 接口芯片包括5个TAP(Test Access Port，测试存取端口 )引脚，测试时钟TCK(Test Clock Input)，测试输入数据TDI (Test Data Input)，测试输出数据TD0 (Test Data Output)，测 试模式选择信号TMS(Test Mode Select)和测试复位信号TRST (Test Reset)，利用这5个 引脚对处理器芯片的1/0端口及1/0端口的内部逻辑进行测试。 但是现有技术中，只有应用JTAG接口对处理器芯片1/0端口进行控制以达到测试 的目的，其无法进行处理器芯片内部逻辑进行扫描并对芯片内部信号进行分析诊断，更没 有对处理器芯片内部存储器RAM接口进行读写，无法得到微处理器芯片内部运行程序的更 详细的资料，不能重现复杂程序和大规模程序运行的故障，无法得到发生故障的真实状态， 更不能进行在线诊断和调试，不能独立完成整个处理器芯片的检测。
发明内容
本发明的目的在于提供一种对处理器芯片进行在线检测的装置和方法，其克服现 有技术中的缺陷，对整个处理器芯片内部的逻辑电路进行在线诊断和调试，完成整个处理 器芯片内部逻辑的检测，实现处理器芯片故障的在线分析。 为实现本发明目的而提供的一种对处理器芯片进行在线检测的装置，包括JTAG 接口 ，还包括接入到所述JTAG接口的由处理器芯片内部扫描触发器连接所形成的扫描链；
所述JTAG接口的TAP控制器包括一扩展检测控制模块，用于利用TAP控制器内部 的信号，控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，控制处理器 芯片内部的多个扫描触发器连成一条扫描链，和控制处理器芯片内部RAM端口的多个扫描 触发器连成一条扫描链，并控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的 扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片
41内部电路的检测。
所述扫描触发器，包括一扫描输入端口，一扫描输出端口，以及一扫描使能端口 ；
所述扫描触发器所连成的扫描链，其首个扫描触发器的扫描输入端口接入JTAG接口的TDI端口 ，最末的扫描触发器的扫描输出端口连接到JTAG接口的TDO端口 ；当前扫描触发器的扫描输入端口连接到上一个扫描触发器的扫描输出端口；
所述扫描触发器的扫描使能端口连接到扫描使能信号。 所述JTAG接口还包括扩展指令寄存器，用于存储实现所述扩展检测控制模块功能的触发器检测指令； 所述扩展检测控制模块运行时，读取扩展指令寄存器中相应的触发器检测指令并执行扩展检测控制模块功能，进行相应的扩展检测。 所述检测模式或者为触发器诊断模式，或者为RAM扫描读写模式。 为实现本发明目的还提供一种对处理器芯片进行在线检测的方法，包括下列步
骤 步骤SIOO， JTAG接口的TAP控制器的状态和输入TCK时钟产生扩展检测的时钟和扫描使能信号SCAN—EXT，控制处理器芯片内部的扫描触发器连成扫描链；
步骤S200，控制JTAG接口的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片内部电路检 本发明提供了对处理器芯片进行在线检测的装置和方法，利用JTAG接口接入到处理器芯片内部的扫描触发器中，扫描出处理器芯片内部的状态，对整个处理器芯片内部进行在线诊断和调试，完成整个处理器芯片内部的检测，其能够进行处理器芯片内部扫描和分析诊断，对处理器芯片内部存储器RAM接口进行读写，得到微处理器芯片内部运行程序的更详细的资料，重现复杂程序和大规模程序故障的缺点，得到发生故障的真实状态，进行在线诊断和调试，完成整个处理器芯片的检测。
图1是本发明实施例的对处理器芯片进行在线检测的装置结构示意图； 图2是本发明实施例中TAP控制器所运行的状态示意图； 图3是本发明实施例中扫描触发器在触发器诊断模式下连成1条扫描链的示意图； 图4是本发明实施例中RAM周围扫描触发器B_cell串成一条扫描链； 图5是本发明实施例中TMS端口输入不同序列产生扫描信号的示意图。
具体实施例方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的一种对处理器芯片进行在线检测的装置和方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明而不是对本发明的限制。 本发明实施例的对处理器芯片进行在线检测的装置和方法，在对芯片内部电路进行在线检测(包括测试诊断和在线调试)时，通过接入到处理器芯片1内部的扫描触发器5 (不是边界扫描触发器)连成一条扫描链3并连接到JTAG接口 2的端口上；在对处理器芯片1内部的RAM进行检测(包括测试诊断和在线调试)时，RAM端口的扫描触发器连成一条扫描链4并连接到JTAG接口 2的端口上，这样可以通过JTAG接口 2的端口以扫描的模式来访问内部扫描触发器的状态以及内部RAM的状态，并且可以初始化内部触发器的状态和内部RAM的状态，然后运行1拍或者多拍来达到在线检测的目的。更佳地，本发明实施例中，还通过JTAG指令寄存器6存储2条扩展指令一条是触发器诊断指令， 一条是RAM诊断指令。在执行触发器诊断指令时，JTAG接口 2的TDI和TDO连接的是内部扫描触发器的扫描链3输入端口和扫描链3的扫描链输出端口 。在执行RAM诊断指令时，JTAG接口 2的TDI和TDO连接的是RAM端口的扫描触发器所形成的一条扫描链4的扫描输入和扫描输出。
如图1所示，为本发明实施例的对处理器芯片进行在线检测的装置，其包括JTAG接口 2和接入到JTAG接口的由处理器芯片1内部扫描触发器连接所形成的扫描链3和扫描链4，所述JTAG接口 2的TAP控制器8包括一扩展检测控制模块7 ;
所述扩展检测控制模块7，用于利用TAP控制器8内部的信号，控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，控制处理器芯片1内部的多个扫描触发器5连成一条扫描链3，和控制处理器芯片1内部RAM端口的多个扫描触发器5连成一条扫描链4，并控制JTAG接口芯片2的TDI和TDO端口分别连接到所述扫描链3、4的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片1内部电路的检测。 所述处理器芯片内部的扫描触发器5，包括一扫描输入端口 (TI)， 一扫描输出端口 (TQ)，以及一扫描使能端口 (SE); 所述处理器芯片1内部的扫描触发器所连成的扫描链3、4的首个扫描触发器的扫描输入端口 (TI)接入JTAG接口2的TDI端口，最末的扫描触发器的扫描输出端口 (TQ)连接到JTAG接口 2的TDO端口 ；当前扫描触发器的扫描输入端口 (TI)连接到上一个扫描触发器的扫描输出端口 (TO); 所述扫描触发器的扫描使能端口 (SE)连接到扫描使能信号(SCAN_EXT)。本发明实施例利用标准的JTAG接口 2以及标准的JTAG的TAP控制器8，通过进一
步扩展该TAP控制器8，在其中增加扩展检测控制模块7，控制处理器芯片1中多个扫描触
发器连成扫描链3、4，对处理器芯片1内部进行扫描检测。 所述检测模式包括触发器诊断模式和RAM扫描读写模式。 较佳地，本发明实施例的对处理器芯片进行在线检测的装置，其JTAG接口 2还包括扩展指令寄存器6，用于存储实现扩展检测控制模块7功能的触发器检测指令。
JTAG接口 2利用标准的TAP控制器8的一个有限状态机来控制指令的执行。
—般地，在现有的JTAG接口 2中，存储JTAG的测试指令，例如JTAG的常规测试指令EXTEST、 INTEST、 SAMPLE/PRELOAD、 BYPASS等。 所述扩展指令寄存器6，存储相应的实现扩展检测控制模块功能的触发器检测指令。在扩展检测控制模块运行时，读取相应的触发器检测指令并执行扩展检测控制模块功能，进行相应的扩展检测。 处理器芯片1内部的扫描触发器串成扫描链3、4，在扫描测试时，通过处理器芯片1端口输入扫描数据，对内部扫描触发器进行赋值，接着正常运行1拍或者多拍，然后扫描输出触发器运行的状态，从而观测运行的结果，完成故障诊断和测试等检测。基于扫描链可以观测触发器的状态的特性，在芯片实际运行中如果出现故障，可以通过扫描链扫出触发器的值，然后根据此时的状态进行故障分析。而且可以通过扫描链对扫描触发器和RAM进行赋值，然后正常运行1拍，实现单拍运行的操作。 对于微处理器这样复杂的芯片来说，内部设计非常复杂，而通过外部接口直接可观测的值很少，根据扫描输出的触发器的值和存储器RAM的值能够分析得到现在芯片所处的状态、指令以及部分的结果，从而能够进行在线诊断和调试等，完成处理器检测。
相应地，本发明还提供一种对处理器芯片进行在线检测的方法，包括如下步骤
步骤S100， JTAG接口的TAP控制器的状态和输入TCK时钟产生扩展检测的时钟和扫描使能信号SCAN—EXT，读取由扩展指令寄存器所存储的扩展指令并执行，控制处理器芯片内部的扫描触发器连成扫描链3、4 ; 步骤S200，控制JTAG接口的TDI和TD0端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片内部电路检 所述的检测模式包括但不限于触发器诊断模式和RAM扫描读写模式。 下面进一步详细说明本发明实施例的对处理器芯片进行在线检测的装置和方法
在触发器诊断模式和RAM扫描读写模式下的工作过程。 在一 JTAG接口中，设置扩展指令寄存器，存储2条扩展检测指令， 一条是触发器诊断指令， 一条是RAM诊断指令，在触发器诊断指令执行时，触发器诊断模式有效，进行触发器诊断检测；在RAM诊断指令执行时，RAM扫描读写模式有效，进行RAM扫描读写检测。
这个扩展指令寄存器和JTAG指令寄存一样，通过TDI和TDO， TMS，以及TCK进行读写。 在执行触发器诊断指令时，TDI端口和TDO端口分别连接的是内部触发器扫描链3的扫描输入和扫描输出；在执行RAM诊断指令时，TDI端口和TDO端口分别连接的是RAM端口扫描链4的扫描输入和扫描输出。 这样，通过2条扩展指令，JTAG接口内部的支持2种扫描模式， 一种是触发器诊断
模式，另一种是RAM扫描读写模式。在触发器诊断模式时，内部的所有触发器连接为一条扫
描链3 ;在RAM扫描读写模式时，RAM周围的触发器连接为一条扫描链4。 在这两种扩展测试指令下，TDI和TDO分别连接相对应的扫描模式的扫描输入和
扫描输出接口上； 如图1所示，JTAG接口利用输入TCK时钟和TAP控制器的状态产生扫描时钟TCK_G，和扫描使能SCAN_EXT。 作为一种可实施方式，扫描使能信号为TAP控制器的Shift—DR控制信号，当Shift—DR有效时内部触发器处于扫描状态，扫描使能信号SCAN—EXT有效而当Update—DR有效时内部触发器处于正常功能模式，可以在正常功能模式下通过TCK_G时钟正常执行1拍或者多拍。 只当控制信号Shift—DR或者控制信号Update—DR有效时(即TAP控制器处于Shift_DR状态或者Update_DR状态时)，TCK_G为TCK时钟，否则TCK_G为0，从而在处理器芯片运行实际程序发生故障时，就可以停止程序的运行。
图2显示本发明实施例中TAP控制器所运行的状态，当TAP控制器处于图2所示 的Shift—DR状态时，控制信号Shift—DR值为有效；当TAP控制器处于Update_DR状态时， 控制信号Update—DR有效。 当进行本发明实施例的对处理器芯片进行在线检测时，首先利用JTAG的TAP控制
器的状态和输入TCK时钟产生故障诊断和在线调试的时钟和扫描使能。 然后扩展检测控制模块从扩展指令寄存器中，读取并执行触发器诊断指令，把连
接到处理器芯片内部的扫描触发器连成扫描链；再控制JTAG接口芯片的TDI和TD0端口分
别连接到所述扫描链的扫描输入和扫描输出，进行处理器芯片内部电路的检测。 作为一个实施例，为了实现扫描处理器内部电路的扫描触发器的状态的目的，在
处理器芯片进行内部电路扫描时，扩展检测控制模块设置第一种扫描模式触发器诊断模
式，则扩展检测控制模块从扩展指令寄存器中读取并执行触发器诊断指令，使得JTAG接口
内部的扫描链处于触发器诊断模式。在这种扫描模式下，处理器芯片内部的所有扫描触发
器串成一条扫描链，称为触发器诊断扫描链3。 作为一种可实施方式，在触发器诊断模式下，对处理器芯片进行在线检测的过程 如下 步骤AIO，在处理器芯片运行的过程中，如果发生错误，可以通过JTAG接口的端口 设置扩展指令寄存器为触发器诊断指令，此时执行触发器诊断指令，将处理器芯片内部的 扫描触发器串成一条扫描链； —般地，在其他利用自动化测试设备(Automatic Test Equipment,ATE)测试的模 式下，JTAG接口可以有m(m〉二 1)条扫描链。 如图3所示，本发明实施例中，扩展检测控制模块控制扫描触发器在触发器诊断 模式下连成1条扫描链的示意图。 本发明实施例中，TAP控制器中的扩展检测控制模块控制JTAG接口，在触发器诊 断模式时，n个扫描触发器首尾相连，连成一条扫描链(如粗线线所示)，第0个扫描触发器 的输入在这时接入TDI的端口，最末的一个扫描触发器(第n个扫描触发器)的输出接入 TD0的端口。作为一种示意图，为了方便起见，图3中只给出了扫描链的连接，没有给出扫描 触发器之间的功能逻辑连接。图3中每个扫描触发器都有TI (扫描输入端口 ) ，TQ(扫描输 出端口)以及SE(扫描使能端口)；当前触发器的TI端口连接上一个触发器的TQ端口，SE 连接扫描使能信号。 在处于触发器诊断模式时，扫描使能信号为SCAN_EXT信号，否则扫描使能是ATE 输入的SCAN—EN信号。在处于触发器诊断模式时，芯片内部的多条扫描链通过首尾连接为 1条扫描链。 步骤A20，控制测试模式选择信号TMS，使得Shif t_DR信号有效，从而使得扫描信 号SCAN_EXT信号有效，控制JTAG接口的TDI和TDO端口分别连接到所述扫描链的扫描输 入和扫描输出； 步骤A30，控制TCK时钟，使得在扫描触发器的值可以通过TDO的端口一拍拍输出 到芯片外部；TDO值的序列可以记录到文件中。 通过检查处理器芯片内部的相关部件的扫描触发器的值，得到芯片运行的状态， 诊断芯片出错的原因，完成处理器芯片检测。
作为另一个实施例，为了实现扫描内部存储器RAM的目的，在处理器扫描设置第 二种扫描模式RAM扫描读写模式。在这种模式下，芯片内部的RAM周边的扫描触发器串成 一条扫描链，方便对RAM进行读写操作。 为了实现利用扫描进行RAM读写的目的，对RAM的每个端口都插入了扫描触发器。 每个扫描触发器对应一个RAM的端口 。 作为一种可实施方式，在RAM扫描读写模式下，对处理器芯片进行在线检测的过 程如下 步骤B10，通过JTAG接口的端口设置扩展指令寄存器为RAM诊读写模式，执行RAM 诊断指令，处理器芯片内部的RAM的端口所设置多个扫描触发器，在处于RAM扫描读写模式 下时，首尾相接串为一条RAM读写的扫描链4 ; 在RAM扫描读写模式下，多个扫描触发器串为一条RAM读写扫描链4的过程，与 在触发器诊断模式下串成一条扫描链的过程相同，因此在本发明实施例中不再一一详细描 述。 如图4所示，这些命名为B—ce11的扫描触发器可以串成一条扫描链。 多个扫描触发器首尾相接串为一条RAM读写的扫描链，这条扫描链称为RAM读写
扫描链4。 步骤B20，控制JTAG接口的TDI和TDO端口分别连接到所述扫描链的扫描输入和
扫描输出，在RAM扫描读写模式下，进行RAM读写检测。 所述在RAM扫描读写模式下，进行RAM读写检测，包括如下步骤 步骤B21，在处于RAM扫描读写模式下，当扫描使能SCAN_EXT为1时，通过扫描链
对这些扫描触发器进行初始赋值； 步骤B22，当扫描使能SCAN_EXT为0时，如果WEN端口的初始值为0 (有效值)，对 RAM进行写操作，把扫描进来的D端口的B_cell中的值写入RAM中； 步骤B23，如果WEN端口的初始值为1 (无效写)，而CSN端口的B_cell值为0 (有 效值)，则对RAM进行读操作，把从RAM的Q端口读出的值储存到Q端口的对应的B_cell 中； 步骤B24，如果需要观测RAM读出的Q端口的值，则使扫描使能信号SCAN_EXT再次 为l，通过扫描链扫描输出读出的数据。 本发明实施例中，利用JTAG接口，在这两种扫描模式下实现对扫描输入，扫描输 出，扫描时钟以及扫描使能信号SCAN—EXT进行控制。利用JTAG接口输入测试指令，使得 TDI和TDO和芯片内部的扫描链相连接，根据测试模式选择信号TMS的状态使得TAP控制器 处于Shift_DR状态和Capture_DR状态。 首先，利用JTAG接口的端口 ，对JTAG指令寄存器写入BYPASS指令，并对扩展指令 寄存器写入一条扩展指令，此时JTAG接口处于执行扩展指令状态，当写入的是触发器诊断 指令时，实现触发器诊断模式；而当写入的是RAM扫描读写指令时，实现RAM扫描读写模式。
BYPASS指令是IEEE1149. 1规定的一个强制指令，它是一位寄存器，提供了从TDI 到TDO之间的最短路径。当不需要对该Chip进行任何I/O测试操作的时候可以使用该指 令。 当指令为触发器诊断模式时，TDI和TDO端口分别连接触发器诊断扫描链3的扫描输入和扫描输出端口。 当指令为RAM扫描读写模式时，TDI和TD0端口分别连接RAM读写扫描链4的扫 描输入和扫描输出端口。 其次，输入不同的TMS序列，使得TAP控制器处于不同的状态。如图5所示，测试 模式选择TMS端口首先输入0100序列使得TAP控制器进入Shift_DR状态，同时控制信号 Shift_DR为高时有效，此时扫描链使能信号SCAN_EXT有效，对扫描链进行扫描，得到输入 输出状态，对处理器内部的触发器置入新的状态，并扫描出故障点的状态。当整个扫描链的 触发器的状态都被扫描输出后，测试模式选择TMS端口输入11序列使得TAP控制器进入 Update_DR状态，使得控制信号Update_DR高有效。此时Shift_DR为低处于无效状态，所以 处理器芯片内部处于正常功能状态，Update—DR控制输出一拍时钟TCK—G，所以此时处理器 芯片内部正常运行一个节拍。 最后，测试模式选择TMS端口输入0100序列使得TAP控制器再次进入Shift_DR 状态，扫描输出新的运行结果。这样多次重复后就能对处理器运行的状态进行分析，得到故 障诊断结果。 对于RAM扫描读写模式来说，测试模式选择TMS端口经过上述序列之后实现即时 对RAM进行读写操作，通过重复这种TMS序列就能够得到所有RAM地址内的数据，从而达到 观测RAM内部数据的目的。 本发明实施例的对处理器芯片进行在线检测的装置和方法，利用JTAG接口接入 到处理器芯片内部的扫描触发器中，扫描出处理器芯片内部的状态，并对存储器进行读操 作和扫描操作，读出并扫描出内部存储器的状态。其优点在于 1、通过扫描链，观测处理器芯片内部的扫描触发器的状态和RAM的状态，得到处 理器芯片运行程序的更详细的资料，克服了仿真器不能重现复杂程序和大规模程序故障的 缺点。 2、通过JTAG接口接入到处理器芯片内部的扫描触发器，对处理器芯片正常功能 的管脚没有改变，从而得到发生故障的真实状态。 最后应当说明的是，很显然，本领域的技术人员可以对本发明进行各种改动和变 型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要 求及其等同技术的范围之内，则本发明也意图包含这些改动和变型。
权利要求
一种对处理器芯片进行在线检测的装置，包括JTAG接口，其特征在于，还包括接入到所述JTAG接口的由处理器芯片内部扫描触发器连接所形成的扫描链；所述JTAG接口的TAP控制器包括一扩展检测控制模块，用于利用TAP控制器内部的信号，控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，控制处理器芯片内部的多个扫描触发器连成一条扫描链，和控制处理器芯片内部RAM端口的多个扫描触发器连成一条扫描链，并控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片1内部电路的检测。
2. 根据权利要求1所述的对处理器芯片进行在线检测的装置，其特征在于，所述扫描触发器，包括一扫描输入端口 ， 一扫描输出端口 ，以及一扫描使能端口 ；所述扫描触发器所连成的扫描链，其首个扫描触发器的扫描输入端口接入JTAG接口的TDI端口 ，最末的扫描触发器的扫描输出端口连接到JTAG接口的TDO端口 ；当前扫描触发器的扫描输入端口连接到上一个扫描触发器的扫描输出端口；所述扫描触发器的扫描使能端口连接到扫描使能信号。
3. 根据权利要求2所述的对处理器芯片进行在线检测的装置，其特征在于，所述JTAG接口还包括扩展指令寄存器，用于存储实现所述扩展检测控制模块功能的触发器检测指令；所述扩展检测控制模块运行时，读取扩展指令寄存器中相应的触发器检测指令并执行扩展检测控制模块功能，进行相应的扩展检测。
4. 根据权利要求1至3任一项所述的对处理器芯片进行在线检测的装置，其特征在于，所述检测模式或者为触发器诊断模式，或者为RAM扫描读写模式。
5. —种对处理器芯片进行在线检测的方法，其特征在于，包括下列步骤步骤SIOO， JTAG接口的TAP控制器的状态和输入TCK时钟产生扩展检测的时钟和扫描使能信号SCAN—EXT，控制处理器芯片内部的扫描触发器连成扫描链；步骤S200，控制JTAG接口的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片内部电路检测。
6. 根据权利要求5所述的对处理器芯片进行在线检测的方法，其特征在于，所述S100中，还包括如下步骤从存储触发器检测指令的扩展指令寄存器中读取相应的触发器检测指令到TAP控制器，执行相应的触发器检测指令。
7. 根据权利要求5或6所述的对处理器芯片进行在线检测的方法，其特征在于，当所述检测模式为触发器诊断模式时，对处理器芯片进行在线检测包括如下步骤步骤A10，在处理器芯片运行的过程中，如果发生错误，通过JTAG接口的端口设置扩展指令寄存器为触发器诊断模式，执行触发器诊断指令，将处理器芯片内部的扫描触发器串成一条扫描链；步骤A20，控制测试模式选择信号TMS，使得Shif t_DR信号有效，从而使得扫描信号SCAN_EXT信号有效，控制JTAG接口的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在触发器诊断模式下进行处理器芯片内部电路的检测；步骤A30，控制TCK时钟，使得在扫描触发器的值可以通过TDO的端口一拍拍输出到芯片外部。
8. 根据权利要求5或6所述的对处理器芯片进行在线检测的方法，其特征在于，当所述 检测模式为RAM扫描读写模式时，对处理器芯片进行在线检测包括如下步骤步骤BIO，通过JTAG接口的端口设置扩展指令寄存器为RAM诊读写模式，执行RAM诊断 指令，处理器芯片内部的RAM设置多个扫描触发器，这些扫描触发器处于RAM扫描读写模式 下时，首尾相接串为一条RAM读写的扫描链；步骤B20，控制JTAG接口的TDI和TD0端口分别连接到所述扫描链的扫描输入和扫描 输出，在RAM扫描读写模式下，进行RAM读写检测。
9. 根据权利要求8所述的对处理器芯片进行在线检测的方法，其特征在于，所述步骤 B20中，在RAM扫描读写模式下，进行RAM读写检测，包括如下步骤步骤B21，在处于RAM扫描读写模式下，当扫描使能SCAN_EXT为1时，通过扫描链对这 些扫描触发器进行初始赋值；步骤B22，当扫描使能SCAN_EXT为0时，如果WEN端口的初始值为有效值，对RAM进行 写操作，把扫描进来的D端口的扫描触发器中的值写入RAM中；步骤B23，如果WEN端口的初始值为无效写，而CSN端口的扫描触发器值为有效值，则对 RAM进行读操作，把从RAM的Q端口读出的值储存到Q端口的对应的扫描触发器中；步骤B24，如果需要观测RAM读出的Q端口的值，则使扫描使能信号SCAN_EXT再次为 1 ，通过扫描链扫描输出读出的数据。
全文摘要
本发明公开了一种对处理器芯片进行在线检测的装置和方法。其装置包括JTAG接口和接入到JTAG接口的由处理器芯片内部扫描触发器连接所形成的扫描链；JTAG接口的TAP控制器包括一扩展检测控制模块，用于控制输入TCK时钟和输入的TMS产生扩展检测的时钟和扫描使能信号，控制处理器芯片内部的多个扫描触发器连成一条扫描链，和控制处理器芯片内部RAM端口的多个扫描触发器连成一条扫描链，并控制JTAG接口芯片的TDI和TDO端口分别连接到所述扫描链的扫描输入和扫描输出，在相应的检测模式下，通过控制TCK时钟扫描移位，进行处理器芯片1内部电路的检测。其对整个处理器芯片内部电路进行在线诊断和调试。
文档编号G06F11/267GK101719088SQ20091023804
公开日2010年6月2日 申请日期2009年11月23日 优先权日2009年11月23日
发明者明奎良, 胡伟武, 齐子初 申请人:北京龙芯中科技术服务中心有限公司