专利名称：一种bvci总线到ahb总线的转换桥的制作方法
技术领域：
本发明属于集成电路设计领域中的数字接口转换的设计，尤其涉及一种BVCI总线到AHB总线的转换桥。
背景技术：
目前随着计算器架构和半导体技术不断进步，片上系统(System on Chip,以下简称SoC)的可行性也日趋成熟，知识产权(Intellectual Property,以下简称IP)和SoC已成为目前电子业最广泛讨论的一个话题。数字ICdntegrate Circuit，集成电路)从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SoC设计中得到了广泛应用。基于IP集成的可复用设计技术的关键是片上总线的设计，将现有的IP模块通过相同的总线协议集成在一起。业界出现了很多片上总线标准，如AMBA总线(Advanced MicrocontrollerBus Architecture，高级微处理器总线架构)、BVCI 总线(Basic Virtual Componentlnterface, 基本虚拟组件接口)等。其中由ARM公司推出的AMBA总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA总线包括AHB总线(Advanced High Performance Bus,高性能总线)、ASB 总线(Advanced System Performance Bus,高级系统总线)、和APB总线(Advanced Peripheral Performance Bus，高级外围总线)。但是由于不同的IP开发商使用不同的总线协议标准对自己的IP进行封装打包，所以需要不同总线协议之间的转换IP，来提高IP的可重用性。ARC (Advanced RISC Machines,高级 RISC 处理器)系列的 CPU (CentralProcessing Unit，中央处理单元)是BVCI总线接口，然而对于大多数IP都是基于AHB总线协议设计的，为了实现ARC处理器和基于AHB总线的功能模块间的数据传输， 需要一种BVCI总线到AHB总线的转换桥。
发明内容
本发明为解决BVCI总线到AHB总线数据传输的技术问题，提供一种BVCI总线到 AHB总线的转换桥。一种BVCI总线到AHB总线的转换桥，包括双向FIFO，将BVCI总线端的读写请求信号发送到协议转换模块；将协议转换模块的AHB总线返回数据信号、主控状态机返回响应信号输出到BVCI总线端；协议转换模块，根据所述读写请求信号产生单笔传输控制信号并输出到主控状态机；在主控状态机的控制下完成所述读写请求信号向AHB总线端转换，及完成AHB总线端返回数据信号向双向FIFO转换；主控状态机，根据双向FIFO的存储状态向AHB总线发出读写请求；根据AHB总线状态及双向FIFO的存储状态控制协议转换模块中信号的转换；并将AHB总线的返回响应信号输出到双向FIFO。
本发明通过设计一个主控状态机对转换桥的各个状态进行控制，有效的解BVCI 总线到AHB总线数据传输的技术问题，实现BVCI总线同AHB总线的数据通信。
图1是本发明实施例提供的BVCI总线到AHB总线转换桥的系统功能框图；图2是本发明实施例提供的BVCI总线到AHB总线转换桥的模块示意图；图3是本发明实施例提供的第一主控状态机状态转换示意图；图4是本发明实施例提供的第二主控状态机状态转换示意图；图5是本发明实施例提供的BVCI总线到AHB总线转换桥应用于BVCI总线与AHB 总线之间数据传输的系统框图。
具体实施例方式为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。为描述方便，BVCI总线到AHB总线的转换桥简称为BVCI2AHB转换桥。上述BVCI2AHB转换桥中，"BVCI ”为基本虚拟组件接口，该总线具有分裂传输的能力，即它的请求数据流和响应数据流是完全分离的，在当前请求还没有被响应的时候，可以继续发送请求，提高了对高延时器件的访问效率。AHB总线为先进高性能总线，支持背靠背的传输，即地址控制信号有效的下一个时钟周期才是对应数据响应信号。如图1所示，为本发明BVCI2AHB转换桥的系统功能框图，该BVCI2AHB转换桥包括双向FIF011、协议转换模块12、主控状态机13。双向FIFOll与BVCI总线、协议转换模块12、主控状态机13连接；将BVCI总线端的读写请求信号发送到协议转换模块12 ；将协议转换模块12的AHB总线返回数据信号、主控状态机13返回响应信号输出到BVCI总线端。协议转换模块12与AHB总线、双向FIF011、主控状态机13连接，根据所述读写请求信号产生单笔传输控制信号并输出到主控状态机13 ；在主控状态机13的控制下完成所述读写请求信号向AHB总线端转换，及完成AHB总线端返回数据信号向双向FIFOll转换。主控状态机13与AHB总线、双向FIF011、协议转换模块12连接，根据双向FIFOll 的存储状态向AHB总线发出读写请求；根据AHB总线状态及双向FIFOll的存储状态控制协议转换模块12中信号的转换；并将AHB总线的返回响应信号输出到双向FIF011。如图2所示，为本发明的BVCI2AHB转换桥的模块图，BVCI2AHB转换桥包括请求 FIF021、主控状态机22、突发控制模块23、地址通路M、数据通路25、响应FIF(^6。在读传输状态请求FIF021，存储BVCI总线端主机的地址信号、控制信号，接收BVCI总线的第一握手信号，向BVCI总线发出的第一握手应答信号。响应FIF(^6，存储主控状态机22的返回响应信号、数据通路25输出的返回数据信号；并向BVCI总线发送第二握手信号，接收BVCI总线的第二握手应答信号；向BVCI总线发送返回响应信号、返回数据信号。
突发控制模块23，根据经请求FIF021输出的读写请求信号中的控制信号产生单笔传输控制信号并输出到主控状态机22，实现对主控状态机22的数据传输类型的控制。在主控状态机22的控制下将所述控制信号转换成AHB总线能识别的控制信号。突发控制模块23接收请求FIF021输出的控制信号包括固定地址突发信号、命令信号、连续地址突发信号、绕回信号；经过突发控制模块23的转换，突发控制模块23输出的控制信号包括绕回变单笔传输信号、总线读写信号、总线突发模式信号、总线锁定信号到 AHB总线端。突发控制模块23将从请求FIF021接收到的控制信号转换成输出到AHB总线端的控制信号。AHB总线端总线读写信号为2’bl0表示总线写信号，为2’b01表示写总线读信号， BVCI总线的命令信号为2’bl0表示总线写信号，为2’b01表示写总线读信号。突发控制模块23将BVCI总线的命令信号转换成AHB总线端总线读写信号。当连续地址突发信号为高电平、绕回信号为低电平、固定地址突发信号为2’ b00 时，总线突发模式信号有效，表明前传输为不定长传输，否则为单笔传输。突发控制模块23 根据连续地址突发信号、绕回信号、固定地址突发信号得到总线突发模式信号。当命令信号为2’ bll时，总线锁定信号为2’ bll表明BVCI总线端主机锁定AHB 总线，即AHB总线只供BVCI总线端主机使用。当连续地址突发信号为低电平，绕回信号为高电平、固定地址突发信号不为2’b00 时，绕回变单笔传输信号有效，绕回变单笔传输信号输出到主控状态机22，表明当前为单笔传输。地址通路对，存储经请求FIF021输出的读写请求信号中的地址信号，在主控状态机22的控制下将地址信号输出到AHB总线端。数据通路25，存储AHB总线端输出的返回数据信号，在主控状态机22的控制下将 AHB总线端的返回数据信号输出到响应FIF(^6中。主控状态机22根据请求FIFO非空状态信号向AHB总线发送读请求，接收AHB总线的总线授权信号、AHB总线端从机准备好信号；控制突发控制模块23、地址通路M工作； 根据响应FIF(^6的非满状态向响应FIF(^6发出返回响应信号，并控制数据通路25向响应 FIF(^6中输入返回数据信号。在写传输状态请求FIF021，存储BVCI总线端主机的地址信号、控制信号、数据信号，接收BVCI总线的第一握手信号，向BVCI总线发出的第一握手应答信号。响应FIF(^6，存储主控状态机22的返回响应信号，并向BVCI总线发送第二握手信号，接收BVCI总线的第二握手应答信号，向BVCI总线发送响应信号。突发控制模块23，根据经请求FIF021输出的读写请求信号中的控制信号产生单笔传输控制信号并输出到主控状态机22，实现对主控状态机22的数据传输类型的控制。在主控状态机22的控制下将所述控制信号转换成AHB总线能识别的控制信号。突发控制模块23转换控制信号同读传输状态相同，故不累述。地址通路对，存储经请求FIF021输出的读写请求信号中的地址信号，在主控状态机22的控制下将地址信号输出到AHB总线端。数据通路25，存储经请求FIF021输出的读写请求信号中的数据信号，在主控状态机22的控制下将数据信号相对于地址信号延迟一个时钟后输出到AHB总线端。主控状态机22根据请求FIFO非空状态向AHB总线发送写请求，接收AHB总线的总线授权信号、AHB总线端从机准备好信号。控制突发控制模块23、地址通路M、数据通路 25工作；根据响应FIF(^6的非满状态向响应FIF(^6发出返回响应信号。主控状态机22根据情况确定转换桥相应的工作状态，完成状态间的跳转，协调控制转换桥有序工作。如图3所示，主控状态机22包括如下状态起始状态IDLE，当没有读写请求或一个读写请求完成时，处在起始状态IDLE。保持状态HOLD，当BVCI总线端主机有读写请求时，请求FIF021不为空的情况下， 主控状态机22向AHB总线发出读写请求，等待AHB总线的授权。首笔突发零状态NS0，当AHB总线授权成功后，转换桥跳转到有效的传输状态，即首笔突发零状态NS0，作为BVCI总线突发传输的第一笔，在此状态首先会发出突发的第一个地址信号，当前传输为单笔传输时，则跳转到最后一笔传输状态LAST，否则跳转到顺序突发零状态S0，继续完成剩下的数据传输。顺序突发零状态S0，连续的传输当前笔的地址信号和上一笔的数据信号。另起一笔传输的首笔突发零状态NS0_R，AHB总线处于不连续传输状态，但是对于 BVCI总线来说正处于传输的过程中，AHB总线端则认为是新的一笔传输的开始。最后一笔传输状态LAST，该状态指出当前是最后一笔数据传输，该状态只有数据信号传输，没有地址信号传输，AHB总线端主机空闲时，主控状态机22跳回到起始状态 IDLE，表示一个传输事务已经完成。作为最优方案，考虑AHB总线端从机准备好信号无效的情况，该主控状态机22还包括如下状态首笔突发一状态NSl，该状态表示当前AHB总线端从机并没有准备好，相应的地址信号的传输没有完成。顺序突发一状态Sl，该状态表示AHB总线端AHB总线端从机并没有准备好，相应的当前笔的地址信号和上一笔的数据信号的传输没有完成。另起一笔传输的首笔突发一状态NS1_R，该状态指出AHB总线处于不连续传输状态，但是对于BVCI总线来说正处于传输的过程中，AHB总线端则认为是新的一笔传输的开始，但是AHB总线端从机并没有准备好。作为最优方案，考虑BVCI总线端主机机处于忙碌的情况，此时请求FIF021为空， 该主控状态机22还包括如下状态忙碌状态BUSY，BVCI总线端主机处于忙碌状态，BVCI总线端主机的传输信号没有准备好，请求FIF021为空但一个读写请求还没结束。作为最优方案，考虑BVCI总线端主机优先级较低的情况，该主控状态机22还包括如下状态假空闲状态PSEUD0IDLE，当被更高优先级的主机抢去AHB总线仲裁的时候，主控状态机22处于假空闲状态PSEUD0IDLE，但是BVCI总线端主机仍然需要完成当前突发传输事务，保持总线请求状态，等待重新获得AHB总线仲裁。作为最优方案，主控状态机22还包括重试状态RET，在此状态，主控状态机22告诉 BVCI总线端主机这是一个重试传输，等待BVCI总线上主机重新发送地址信号、数据信号和控制信号。作为最优方案，主控状态机22还包括错误状态ERR，表示BVCI总线端主机传输中有错误发生，等待回到起始状态IDLE。此状态AHB总线端从机不需要BVCI总线端主机来重发数据，指出AHB总线端从机不能接收BVCI总线端主机的请求信号或者BVCI总线端主机的请求有误。主控状态机22各状态间的转换如附图3所示，以四笔写顺序突发为例，详细描述主控状态机22各状态间的转换。系统上电复位后，主控状态机22进入起始状态IDLE ；当BVCI总线端主机发起一笔传输的时候，请求FIF021存储BVCI总线的地址信号、数据信号、控制信号；当主控状态机22检测到请求FIF021非空时，主控状态机22跳转到保持状态HOLD，同时向AHB总线发起写请求。当接收到AHB总线端从机准备好信号和AHB总线授权信号同时为有效的时候，主控状态机22跳转到首笔突发零状态NS0，同时发起第一笔传输的地址信号。当检测到AHB总线端从机准备好信号为高的情况下，主控状态机22跳转到顺序突发零状态S0，发送传输的第一笔数据信号和第二笔地址信号。当再次检测到总线端从机准备好信号为高的时候，继续保持在该状态，并发送第二笔数据信号和第三笔地址信号。当再次检测到总线端从机准备好信号为高的时候，继续保持在该状态，并发送第三笔数据信号和第四笔地址信号。如果在这个时候再检测到总线端从机准备好信号为高的情况下，主控状态机22 进入最后一笔传输状态LAST，同时发送第四笔数据。当检测到总线端从机准备好信号为高的时候，主控状态机22就跳回到起始状态 IDLE。当在起始状态IDLE检测到请求FIF021非空的情况下，则发起新的一笔传输，否则主控状态机22就一直保持在起始状态IDLE。AHB总线端从机准备好信号为低电平的情况出现，主控状态机22状态间的转换如图4所示，以四笔写顺序突发为例，描述主控状态机22的状态转换流程。系统上电复位后，主控状态机22进入起始状态IDLE。当BVCI总线主机发起一笔传输的时候，请求FIF021存储BVCI总线的地址信号、 数据信号、控制信号；当主控状态机22检测到请求FIF021非空时，主控状态机22跳转到保持状态HOLD，同时向AHB总线发起的写请求。当接收到AHB总线的总线端从机准备好信号和总线授权信号同时为高的时候，主控状态机22跳转到首笔突发零状态NS0，同时发起第一笔传输的地址信号。当检测到总线端从机准备好信号为低的情况下，主控状态机22跳转到首笔突发一状态NS1。直到总线端从机准备好信号为高电平时，主控状态机22才跳转到顺序突发零状态S0，发送传输的第一笔数据信号和第二笔地址信号。当检测到总线端从机准备好信号为低的时候，主控状态机22跳转到顺序突发一状态Si。
直到总线端从机准备好信号为高电平时，主控状态机22才跳转到顺序突发零状态S0，并发送第二笔数据信号和第三笔地址信号。当再次检测到总线端从机准备好信号为高的时候，继续保持在该状态，并发送第三笔数据信号和第四笔地址信号。如果在这个时候再检测到总线端从机准备好信号为高的情况下，主控状态机22 进入最后一笔传输状态LAST，同时发送第四笔数据信号。当总线端从机准备好信号为高的时候，主控状态机22就跳回到起始状态IDLE，完成一个数据包的传输。进一步以四笔写绕回突发为例，描述主控状态机22状态转换流程，如图4所示，此过程将四笔写绕回突发全部转换为单笔突发。系统上电复位后，主控状态机22进入起始状态IDLE。当BVCI总线端主机发起一笔传输的时候，请求FIF021存储BVCI总线端主机的请求地址信号、数据信号和控制信号；当主控状态机22检测到请求FIF021非空时，主控状态机22跳转到保持状态HOLD，同时向AHB总线发起的总线请求信号。当接收到AHB总线的总线上从机准备好信号和总线授权信号同时为高的时候，主控状态机22跳转到首笔突发零状态NS0，同时发起第一笔传输的地址信号。当检测到总线上从机准备好信号为低电平的情况下，主控状态机22跳转到首笔突发一状态NS1，直到总线上从机准备好信号为高电平时，主控状态机22才跳转到顺序突发零状态S0，发送第一笔数据信号。如果总线上从机准备好信号为低电平，则跳转到顺序突发一状态Si，直到总线上从机准备好信号为高电平的时候，主控状态机22跳转到另起一笔传输的首笔突发零状态 NS0_R,发送第二笔地址信号和控制信号。当检测到总线上从机准备好信号为低电平的时候，主控状态机22跳转到另起一笔传输的首笔突发一状态NS1_R，直到总线上从机准备好信号为高电平的时候，主控状态机 22跳转到顺序突发零状态S0，同时发送第二笔数据信号。如果总线上从机准备好信号为低电平，则跳转到顺序突发一状态Si，直到总线上从机准备好信号为高电平的时候，主控状态机22跳转到另起一笔传输的首笔突发零状态 NS0_R,发送第三笔地址信号和控制信号。当检测到总线上从机准备好信号为低电平的时候，主控状态机22跳转到另起一笔传输的首笔突发一状态NS1_R，直到总线上从机准备好信号为高电平的时候，主控状态机 22跳转到顺序突发零状态S0，同时发送第三笔数据信号。如果总线上从机准备好信号为低电平，则跳转到顺序突发一状态Si，直到总线上从机准备好信号为高电平的时候，主控状态机22跳转到另起一笔传输的首笔突发零状态 NS0_R，发送第四笔地址信号和控制信号。当检测到总线上从机准备好信号为低电平的时候，主控状态机22跳转到另起一笔传输的首笔突发一状态NS1_R，直到总线上从机准备好信号为高电平的时候，主控状态机 22跳转到最后一笔传输状态LAST，同时发送第四笔数据信号。当检测到总线上从机准备好信号为高电平的时候，主控状态机22跳转到起始状态IDLE，完成传输过程。
主控状态机22各状态间的转换流程繁多，不能通过实施例一一描述，作为本领域人员所公知的，可以根据BVCI2AHB转换桥的情况确定主控状态机22跳转的状态。上述BVCI2AHB转换桥中，BVCI总线到AHB总线转换桥中包含一主控状态机22，用于根据不同的控制信号实现总线接口之间的信号转换，清楚的表明了总线系统转换可能碰到的情况，简化了设计和转换。本发明采用请求FIF021、响应FIF(^6，BVCI总线能实现最多8个深度的分裂传输， 对BVCI总线的突发传输能够有很好的支持，达到很高的传输效率。如附图5所示，一种BVCI2AHB转换桥应用于BVCI总线与AHB总线之间的系统框图，基于BVCI总线结构和AHB总线结构，通过BVCI2AHB转换桥将BVCI总线和AHB总线连接起来，实现和BVCI总线端主机对AHB总线端从机的访问，提高了代码的可重用性。其中，SDRAM是内存，当ARC微处理器工作的时候，应用程序和中间变量都存放在 SDRAM中。DMAC是直接存储器访问单元，它负责数据的搬运，使系统CPU从实际的I/O数据传输过程中摆脱出来，尽量减少CPU的干预，提高系统的吞吐率和CPU的使用效率。BVCI 总线和P-BVCI总线都是基本虚拟组件接口 ；BRIDGE是连接这两条BVCI总线的单元，实现 BVCI总线和P-BVCI总线之间的数据传输。BVCI2AHB转换桥负责连接BVCI总线和AHB总线，实现了 BVCI总线端的ARC微处理器访问AHB总线系统中的资源。为了更加详细的理解BVCI2AHB转换桥的工作过程，结合图2对BVCI2AHB转换桥分成读和写两个过程进行工作状态描述。写传输过程首先，由BVCI总线端主机发起控制信号、数据信号、地址信号，BVCI总线向请求 FIF021发送第一握手信号、控制信号、数据信号、地址信号，请求FIF021非满的情况下，向 BVCI总线发送第一握手应答信号，并接收BVCI总线端的控制信号、数据信号、地址信号。其次，请求FIF021非空的情况下，主控状态机22向AHB总线发送AHB总线请求信号，当接收到AHB总线的总线授权信号为高电平时，进入AHB总线的写请求发送阶段，主控状态机控制突发控制模块23、地址通路M、数据通路25工作，将控制信号、地址信号、数据信号输送到AHB总线端。再次，当主控状态机22接收到AHB总线的返回响应信号时，主控状态机22会把返回响应信号和最后一笔应答信号输出到响应FIFC^e中。最后，响应FIFC^e向BVCI总线发送第二握手信号，同时把返回响应信号放在响应总线上，当响应FIFC^e接收到BVCI总线的第二握手应答信号为高电平时，BVCI总线端接收响应FIFC^e中的返回应答信号，完成一个写操作。读传输过程首先，由BVCI总线端主机发起一笔控制信号、地址信号，同时BVCI总线向请求 FIF021发送第一握手信号、控制信号、地址信号，请求FIF021非满的情况下，向BVCI总线发送第一握手应答信号，并接收控制信号、地址信号.其次，在请求FIF021非空的情况下，主控状态机22向AHB总线发送总线请求信号，当接收到AHB总线的总线授权信号为高电平时，进入AHB总线的读请求发送阶段，在主控状态机22的控制下地址通路M向AHB总线发送地址信号，同时通过突发控制模块23将 BVCI总线的控制信号转换成AHB总线的控制信号。
再次，当主控状态机22接收到AHB总线的响应信号时，主控状态机22判断响应 FIF026的空满状态，如响应FIF(^6处于非满状态，主控状态机22会把写返回响应信号和最后一笔应答信号输出到响应FIF(^6中，并控制数据通路25将数据信号返回到响应FIF(^6中。最后，响应FIFC^e向BVCI总线发送第一握手信号，同时把返回响应信号和数据信号放在响应总线上，当接收到BVCI总线第二握手应答信号为高电平时，完成了一个读操作。本发明有效的解决了 BVCI总线端主机对AHB总线端从机进行读写的技术问题，实现了基于不同协议的总线之间的数据传输。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种BVCI总线到AHB总线的转换桥，其特征在于包括双向FIFO，将BVCI总线端的读写请求信号发送到协议转换模块；将协议转换模块的 AHB总线返回数据信号、主控状态机返回响应信号输出到BVCI总线端；协议转换模块，根据所述读写请求信号产生单笔传输控制信号并输出到主控状态机； 在主控状态机的控制下完成所述读写请求信号向AHB总线端转换，及完成AHB总线端返回数据信号向双向FIFO转换；主控状态机，根据双向FIFO的存储状态向AHB总线发出读写请求；根据AHB总线状态及双向FIFO的存储状态控制协议转换模块中信号的转换；并将AHB总线的返回响应信号输出到双向FIFO。
2.如权利要求1所述的BVCI总线到AHB总线的转换桥，其特征在于 双向FIFO包括请求FIFO、响应FIFO ；请求FIFO，存储BVCI总线端主机的地址信号、控制信号；接收BVCI总线的第一握手信号，向BVCI总线发出的第一握手应答信号；响应FIFO，存储主控状态机的返回响应信号、协议转换模块的AHB总线返回数据信号； 向BVCI总线发送第二握手信号，接收BVCI总线的第二握手应答信号；向BVCI总线发送返回响应信号、返回数据信号。
3.如权利要求2所述的BVCI总线到AHB总线的转换桥，其特征在于 协议转换模块包括突发控制模块、地址通路、数据通路；突发控制模块，根据经请求FIFO输出的读写请求信号中的控制信号产生单笔传输控制信号并输出到主控状态机；在主控状态机的控制下将所述控制信号转换成AHB总线能识别的控制信号；地址通路，存储经请求FIFO输出的读写请求信号中的地址信号；在主控状态机的控制下将地址信号输出到AHB总线端；数据通路，存储AHB总线端的返回数据信号；在主控状态机的控制下将AHB总线端的返回数据信号输出到响应FIFO中；主控状态机，根据请求FIFO非空状态信号向AHB总线端发送读请求，接收AHB总线的总线授权信号、AHB总线端从机准备好信号。
4.如权利要求1所述的BVCI总线到AHB总线的转换桥，其特征在于双向FIFO包括请求FIFO、响应FIFO ；请求FIFO，存储BVCI总线端主机的地址信号、控制信号、数据信号；接收BVCI总线的第一握手信号，向BVCI总线发出第一握手应答信号；响应FIFO，存储主控状态机的返回响应信号；向BVCI总线发送第二握手信号，接收 BVCI总线的第二握手应答信号；向BVCI总线发送返回响应信号。
5.如权利要求4所述的BVCI总线到AHB总线的转换桥，其特征在于 协议转换模块包括突发控制模块、地址通路、数据通路；突发控制模块，根据经请求FIFO输出的读写请求信号中的控制信号产生单笔传输控制信号并输出到主控状态机；在主控状态机的控制下将所述控制信号转换成AHB总线能识别的控制信号；地址通路，存储经请求FIFO输出的读写请求信号中的地址信号；在主控状态机的控制下将地址信号输出到AHB总线端；数据通路，存储经请求FIFO输出的读写请求信号中的数据信号；在主控状态机的控制下将数据信号相对于地址信号延迟一个时钟后输出到AHB总线端；主控状态机，根据请求FIFO非空状态向AHB总线端发送写请求，接收AHB总线的总线授权信号、AHB总线端从机准备好信号。
6.如权利要求3或5所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机包括如下状态起始状态，当没有读写请求或一个读写请求完成时，主控状态机处在起始状态； 保持状态，当BVCI总线端主机有读写请求时，请求FIFO不为空的情况下，主控状态机向AHB总线发出读写请求，等待AHB总线的授权；首笔突发零状态，当AHB总线授权成功后，主控状态机跳转到有效的传输状态，即首笔突发零状态；作为BVCI总线突发传输的第一笔，在此状态首先会发出突发的第一个地址信号，当前传输为单笔传输时，则跳转到最后一笔传输状态，否则跳转到顺序突发零状态，继续完成剩下的数据传输；顺序突发零状态，连续的传输当前笔的地址信号和上一笔的数据信号； 另起一笔传输的首笔突发零状态，AHB总线处于不连续传输状态，但是对于BVCI总线来说正处于传输的过程中，AHB总线端则认为是新的一笔传输的开始；最后一笔传输状态，该状态指出当前是最后一笔数据传输，该状态只有数据信号传输， 没有地址信号传输，AHB总线端主机空闲时，主控状态机跳回到起始状态，表示一个传输事务已经完成。
7.如权利要求6所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机还包括如下状态首笔突发一状态，该状态表示当前AHB总线端从机并没有准备好，相应的地址信号的传输没有完成；顺序突发一状态，该状态表示AHB总线端从机并没有准备好，相应的当前笔的地址信号和上一笔的数据信号的传输没有完成；另起一笔传输的首笔突发一状态，该状态指出AHB总线处于不连续传输状态，但是对于BVCI总线来说正处于传输的过程中，AHB总线端则认为是新的一笔传输的开始，但是AHB 总线端从机并没有准备好。
8.如权利要求7所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机还包括如下状态忙碌状态，BVCI总线端主机处于忙碌状态，BVCI总线端主机的传输信号没有准备好， 请求FIFO为空但一个读写请求还没结束。
9.如权利要求8所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机还包括如下状态假空闲状态，当被更高优先级的主机抢去AHB总线仲裁的时候，主控状态机处于假空闲状态，但是BVCI总线端主机仍然需要完成当前读写请求，保持总线请求状态，等待重新获得AHB总线仲裁。
10.如权利要求9所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机还包括如下状态重试状态RET，等待BVCI总线端主机重新发送地址信号、数据信号和控制信号。
11.如权利要求10所述的BVCI总线到AHB总线的转换桥，其特征在于主控状态机还包括如下状态错误状态ERR，表示BVCI总线端主机传输中有错误发生，等待回到起始状态。
全文摘要
一种BVCI总线到AHB总线的转换桥，包括双向FIFO，将BVCI总线端读写请求信号发送到协议转换模块；将协议转换模块的AHB总线返回数据信号、主控状态机返回响应信号输出到BVCI总线；协议转换模块，根据所述读写请求信号产生单笔传输控制信号并输出到主控状态机；在主控状态机控制下完成所述读写请求信号向AHB总线转换，及完成AHB总线返回数据信号向双向FIFO转换；主控状态机，根据双向FIFO的存储状态向AHB总线发出读写请求；根据AHB总线状态及双向FIFO的存储状态控制协议转换模块中信号的转换；并将AHB总线的返回响应信号输出到双向FIFO。解决了BVCI总线向AHB总线信号传输的技术问题。
文档编号G06F17/50GK102207920SQ20101013929
公开日2011年10月5日 申请日期2010年3月30日 优先权日2010年3月30日
发明者伍松, 侯松, 吴志刚, 郑卫卫, 郭平日 申请人:比亚迪股份有限公司