专利名称：：用于差分数据传输的快闪存储卡的制作方法
技术领域：
：本发明关于一种可移动式存储卡接口，更特别的是，本发明关于用于快闪存储卡的高速且低耗能的接口。
背景技术：
：快闪存储卡广泛用来储存利用数字摄影机所拍摄的数字影像。安全数字存储卡(SecureDigital；SD)格式是一种很有用的存储卡格式，为较早发展的多媒体存储卡(MultiMediaCard；MMC)格式的扩充，安全数字存储卡(SD)是薄的且具有如同邮票大小的面积。另一种数字文件存储卡格式为索尼(Sony)公司所推出的记忆棒存储卡(MemoryMick;MS)，其外观有点像是一片口香糖。而紧密快闪存储卡(CompactFlash；CF)为另一种快闪存储卡类型，概略为方形，其尺寸较多媒体存储卡(MMC)与安全数字存储卡(SD)大一些。快闪存储卡也可用来作为其他装置的附加存储卡(add-onmemorycards)，这些装置可譬如为携带型音乐播放器(portablemusicplayers)、个人数字助理(personaldigitalassistants;PDA)、手机、甚至是笔记型电脑。快闪存储卡具备热插拔(hotswappable)功能，从而使用户能够方便地插入和移除快闪存储卡，而无需重新启动或电源开机。由于快闪存储卡体积小、又耐用，且携带方便，可以利用将数据文件复制到快闪存储卡，使得数据文件能够很容易地传输于电子设备之间。值得注意的是，某些存储卡格式(例如，安全数字存储卡(SD)和紧密快闪存储卡(CF))，并不仅限于用作快闪存储卡，还可用于其他应用，如通讯收发器。传统上，快闪存储卡是经由一个或多个时钟串行数据线(clockedserialdatelines)来传输数据，意即，串行数据是根据单一时钟线所提供的时钟信号来通过每一数据线进行传输。因此，传统的快闪存储卡的数据传输速率会受限于主机时钟速率(hostclockrate)。例如，图IA显示一种介于传统多媒体存储卡(MMC)110和传统主机装置130(即电子装置，如数字相机或MP3播放器)之间的接口。主机装置130包括插座131和主机存储卡控制器120，用以和多媒体存储卡110通讯。主机存储卡控制器120包括多媒体存储卡数据路径121、多媒体存储卡协议控制器(处理器)122、以及应用转换器123。与此同时，多媒体存储卡110包括多媒体存储卡数据路径111、多媒体存储卡协议控制器(处理器)112、以及存储体阵列113。多媒体存储卡数据路径121和111分别提供了相同的基本功能给主机存储卡控制器120和多媒体存储卡110，亦即，将分别来自多媒体存储卡协议控制器122和112的多媒体存储卡专属的控制信号CTRL和数据信号DAT，分别转换为时钟命令信号CMD和串行数据信号SDAT，这些信号可以通过多媒体存储卡总线150而传输于主机存储卡控制器120和多媒体存储卡110之间。串行数据信号SDAT和时钟命令信号CMD是由多媒体存储卡数据路径121所产生的时钟信号CLK进行时钟控制。多媒体存储卡数据路径121和111也将接收到的串行数据信号SDAT和时钟命令信号CMD分别转换为多媒体存储卡专属的数据信号DAT和状态信号ST。在这些数据转换的过程中，多媒体存储卡数据路径121和111提供输入的串行数据信号SDAT和时钟命令信号CMD由串行转换成并行(serialtoparallel)，并提供了由并行转到串行(paralleltoserial)的转换以产生输出的串行数据信号SDAT和时钟命令信号CMD，去执行帧侦测(framedetection)，以确保正确的存储体阵列113的读取/写入操作，并进行错误检查(典型的循环冗余检查(CRC)检查串行数据信号SDAT和时钟命令信号CMD)。分别在主机存储卡控制器120和多媒体存储卡110中的多媒体存储卡协议控制器122和112，则执行适当的操作，来回应多媒体存储卡专属的控制信号CTRL、状态信号ST和数据信号DAT。而在主机存储卡控制器120中的多媒体存储卡协议控制器122与在多媒体存储卡110中的多媒体存储卡协议控制器112的主要区别在于，多媒体存储卡协议控制器122是基于应用转换器123的控制之下操作，去请求多媒体存储卡110的读取和写入操作，而多媒体存储卡协议控制器112则利用控制存储体阵列113来回应那些读取和写入请求。关于多媒体存储卡通讯协议于版本3.31的多媒体存储卡规范中有更详细的描述。为了要执行在主机存储卡控制器120和多媒体存储卡110之间的数据传输，多媒体存储卡110首先要插入插座131(为了清楚描述内容故图IA未显示此插入过程)以初始化多媒体存储卡110。应用转换器123指示多媒体存储卡协议控制器122去提供适当的多媒体存储卡专属的控制信号CTRL(譬如，执行读取操作)与被适当地格式化的数据信号DAT(譬如，读取地址)给多媒体存储卡数据路径121，从而产生多媒体存储卡专属的命令信号CMD与串行数据信号SDAT(由时钟信号CLK进行时钟控制)。应用转换器123通常可以被视为主机专属的通讯与存储卡专属的通讯之间的桥梁。在多媒体存储卡110上的多媒体存储卡数据路径111会接收命令信号CMD与串行数据信号SDAT，并且将这些信号转换回适当的状态信号ST(譬如，读取操作)和数据信号(例如，读取地址)。针对这些信号，多媒体存储卡协议控制器112会执行读取或写入操作于存储体阵列113上，并经由控制信号CTRL(例如，读取成功)和数据信号DAT(例如，读取数据)来产生一个适当的回应。多媒体存储卡数据路径111会将这些信号转换成时钟命令信号CMD与串行数据信号SDAT，并传送到在主机存储卡控制器120上的多媒体存储卡数据路径121，转而将时钟命令信号CMD与串行数据信号SDAT转换成一个适当的状态信号ST(例如，有效读取数据)和数据信号DAT(例如，读取数据)。最后，多媒体存储卡协议控制器122会提供来自状态信号ST和数据信号DAT的确认信息以及/或数据信号给主机装置130(直接或通过应用转换器123)。在这种方式下，数据传输被提供于主机装置130和多媒体存储卡110之间。这种通讯作业的执行速度越快，则多媒体存储卡就越能够处理更大的数据文件(例如，高像素数字相机的影像文件或影片文件)。由于多媒体存储卡使用了时钟数据传输协议(clockeddatatransferprotocol)，在主机装置130和多媒体存储卡110之间的数据频宽(databandwidth)是由时钟信号CLK的频率和传输串行数据SDAT的数据线数量所决定。例如，图IB显示版本3.31的多媒体存储卡110A的机械外观规格(意即，多媒体存储卡110A符合版本3.31的多媒体存储卡规范)。多媒体存储卡110A包括7个接触垫(接脚)，以及如以下表1所示的接脚分配表。表权利要求1.一种快闪存储卡，其特征在于，包含一接脚配置，基于该快闪存储卡的接脚数量而预先决定，该接脚配置包含有一组接脚，用以连接两对差分串行数据线，每一该对差分串行数据线承载有一正极信号以及一负极信号；一快闪存储体阵列；一协议控制器，用以存取该快闪存储体阵列；以及一差分数据路径，具有将一输入差分信号转换为一状态信号和一输入数据信号给予该协议控制器的功能，以及将来自该协议控制器的一控制信号和一输出数据信号转换为一输出差分信号的功能，其中该差分数据路径包含有一差分收发器，用以转换该输入差分信号为一输入多用途串行信号、以及将一输出多用途串行信号转换为该输出差分信号；以及一差分串行接口引擎，用以转换该输入多用途串行信号为至少一个状态信号和该输入数据信号、以及将至少一个控制信号和该输出数据信号转换为该输出多用途串行信号，其中该差分串行接口引擎包含有一解码器，其根据一预定的编码协议解码该输入多用途串行信号，并转换为一输入串行比特串流；一第一转换器，用以将该输入串行比特串流转换为一第一信号组；一同步侦测器，用以针对该第一信号组进行辨识一同步信息组、以及于侦测该同步信息组时，利用产生一起始信号来开始封包的接收；一写入先进先出存储体，用以储存该第一信号组的内容以回应该起始信号，以及输出该至少一个状态信号和该输入数据信号；一循环冗余检查侦测器，用以针对该第一信号组执行一循环冗余检查以回应该起始信号；一命令/数据侦测器，用以决定是否该第一信号组为一命令信号或一数据信号，以回应该起始信号，并提供此决定给予该循环冗余检查侦测器；一起始帧侦测器，用以侦测该第一信号组的多个起始帧信息组以回应该起始信号，且于侦测时，触发一局部时钟的产生；一封包结尾侦测器，用以侦测该第一信号组的一封包结尾信息组以回应该起始信号，且于侦测时，发布一终止信号来结束封包的接收；一读取先进先出存储体，用以储存该至少一个控制信号和通过该协议控制器输出的该输出数据信号的内容、以及输出一第二信号组；一同步产生器，用以针对该第二信号组产生一同步信息组；一循环冗余检查产生器，用以针对该第二信号组产生一循环冗余检查信息组；一命令/数据设定电路，用以决定该第二信号组为一命令信号或一数据信号，并提供此决定给予该循环冗余检查产生器；一封包结尾产生器，用以针对该第二信号组产生一封包结尾信息组；一第二转换器，用以将并行接收的该第二信号组、该循环冗余检查信息组、该同步信息组、以及该封包结尾信息组转换为一输出串行比特串流；以及一编码器，施加该预定的编码协议至该输出串行比特串流，并转换为该输出多用途串行信号；其中该快闪存储卡包含有一多媒体存储卡、一安全数字存储卡、一紧密快闪存储卡、以及一记忆棒存储卡的其中之一。2.一电子装置，其特征在于，包含一主机存储卡转接器，用以连接一快闪存储卡，该主机存储卡转接器包含有一接脚配置，其基于该快闪存储卡的接脚数量而预先决定，该接脚配置包含有一组接脚，用以连接两对差分串行数据线，每一该对差分串行数据线承载有一正极信号以及一负极信号；一协议控制器，用以提供该快闪存储卡通讯协议的功能；一应用转接器，用以控制该协议控制器，且该应用转接器提供特定装置通讯与特定存储卡通讯之间的桥梁；以及一差分数据路径，具有将一输入差分信号转换为一状态信号和一输入数据信号给予该协议控制器的功能，以及将来自该协议控制器的一控制信号和一输出数据信号转换为一输出差分信号的功能，其中该差分数据路径包含有一差分收发器，用以转换该输入差分信号为一输入多用途串行信号、以及将一输出多用途串行信号转换为该输出差分信号；以及一差分串行接口引擎，用以转换该输入多用途串行信号为至少一个状态信号和该输入数据信号、以及将至少一个控制信号和该输出数据信号转换为该输出多用途串行信号，其中该差分串行接口引擎包含有一解码器，其根据一预定的编码协议来解码该输入多用途串行信号，并转换为一输入串行比特串流；一第一转换器，用以将该输入串行比特串流转换为一第一信号组；一同步侦测器，用以针对该第一信号组进行辨识一同步信息组、以及于侦测该同步信息组时，利用产生一起始信号来开始封包的接收；一读取先进先出存储体，用以储存该第一信号组的内容以回应该起始信号，以及输出该至少一个状态信号和该输入数据信号；一循环冗余检查侦测器，用以针对该第一信号组执行一循环冗余检查以回应该起始信号；一命令/数据侦测器，用以决定是否该第一信号组为一命令信号或一数据信号，以回应该起始信号，并提供此决定给予该循环冗余检查侦测器；一封包结尾侦测器，用以侦测该第一信号组的一封包结尾信息组以回应该起始信号，且于侦测时，发布一终止信号来结束封包的接收；一写入先进先出存储体，用以储存该至少一个控制信号和通过该协议控制器输出的该输出数据信号的内容、以及输出一第二信号组；一同步产生器，用以针对该第二信号组产生一同步信息组；一循环冗余检查产生器，用以针对该第二信号组产生一循环冗余检查信息组；一命令/数据设定电路，用以决定是否该第二信号组为一命令信号或一数据信号，并提供此决定给予该循环冗余检查产生器；一起始帧与一封包结尾产生器，用以针对该第二信号组产生一起始帧信息组与一封包结尾信息组；一第二转换器，用以将并行接收的该第二信号组、该循环冗余检查信息组、该同步信息组、该起始帧信息组以及该封包结尾信息组转换为一输出串行比特串流；以及一编码器，施加该预定的编码协议至该输出串行比特串流，并转换为该输出多用途串行信号；其中该快闪存储卡包含有一多媒体存储卡、一安全数字存储卡、一紧密快闪存储卡、以及一记忆棒存储卡的其中之一。3.—种在一快闪存储卡中执行一操作的方法，其特征在于，该操作由一独立主机所要求，且该主机与该快闪存储卡通过配对的个别接脚配置相互连接，其中该操作使用一组用来连接两对差分串行数据线的接脚，每一该对差分串行数据线承载有一正极信号以及一负极信号，该方法包含有下列步骤将来自该主机的多个命令传送至该快闪存储卡；辨识该快闪存储卡；初始化该快闪存储卡的一协议；控制该初始化并提供特定装置通讯与特定存储卡通讯之间的桥梁；转换来自该主机的一输入差分信号为一输入多功能串行信号，并转换该输入多功能串行信号为至少一个状态信号与一输入数据信号提供给该快闪存储卡中的一快闪存储体；以及转换来自该快闪存储卡中的一快闪存储体的至少一控制信号与一输出数据信号为一输出多功能串行信号，并转换该输出多功能串行信号为一输出差分信号提供给该主机。全文摘要一种快闪存储卡包含有差分数据路径，其可致能快闪存储卡与主机装置之间的通讯，使用差分信号执行，差分数据路径可以在差分信号以及特定存储卡信号之间的转译，来予以控制针对快闪存储卡的存储体阵列的读取/写入操作，特定存储卡信号可以为标准多媒体存储卡、安全数字存储卡、记忆棒存储卡或是紧密快闪存储卡信号等，主机装置可以包含类似的差分数据路径来提供差分数据传输的能力，利用使用差分数据传输而非习知的时钟数据传输，快闪存储卡与主机装置之间的整体数据频宽可以大幅地增加，同时降低耗能以及接脚的需求。文档编号G06K17/00GK102214315SQ20101014416公开日2011年10月12日申请日期2010年4月12日优先权日2010年4月12日发明者俞一康,周宏毅,周思广,李中和申请人:智多星电子科技有限公司