专利名称：从设备、包括主设备和从设备的系统及其操作方法、以及芯片封装的制作方法
技术领域：
本发明的示例性实施例涉及包括从设备和主设备的系统。
背景技术：
为了满足对小型化和高容量的需求，不断开发了半导体元件的封装技术。近来， 正在开发各种用于层叠半导体封装的技术，以能够满足装配效率以及小型化和高容量的要求可以通过以下方法来制造层叠半导体封装。首先，可以将各个半导体芯片层叠起来，然后一次进行封装。其次，可以将各个半导体封装层叠起来。层叠半导体封装中的各个半导体芯片通过金属引线或贯穿硅通孔(TSV)电耦合。然而，在现有的使用金属引线的层叠半导体封装中，由于电信号交换是通过金属引线来进行的，因此速度低。另外，由于使用大量的引线，因此可能会出现电特性的退化。 另外，由于在衬底中需要额外的区域用来形成这些金属引线，因此封装的尺寸可能增大。另夕卜，由于在半导体芯片之间需要设置用于引线键合的盖层，因此封装的高度可能增加。近来，已经提出使用TSV的层叠半导体封装。通常，通过以下方法来制造层叠半导体封装。首先，在半导体芯片中形成穿通该半导体芯片的通孔，并通过用导电材料填充该通孔，形成称作为TSV的贯穿电极。然后，通过该通孔电极将上方的半导体芯片与下方的半导体芯片电耦合。图IA是描述主设备与从设备之间的耦合状态的框图。图IB是从设备被层叠并耦合到主设备的状态的图。主设备100指的是控制从设备的设备，而从设备DEV(I)、DEV(2).....DEV⑴、
DEV(j)和DEV(k)指的是受主设备100控制的设备。在一个实例中，主设备100是存储控
制器，从设备DEV(I) ,DEV (2).....DEV (i)、DEV(j)和DEV (k)是诸如DARM和快闪存储器的
存储设备。图IA和IB表示了存储控制器作为主设备100，而存储设备作为从设备DEV(I)、 DEV (2)、· · ·、DEV (i)、DEV (j)禾口 DEV (k)。参见图lB，各个从设备DEV(l)、DEV(2)、...、DEV(i)、DEV(j)和DEV(k)被层叠并
形成，并且通过内插件Iio耦合到主设备100。贯穿层叠的从设备DEV(I) ,DEV(2).....
DEV(i)、DEV(j)和DEV(k)而形成的柱体包括TSV，信号(数据)通过这些TSV传输、即这些 TSV形成通道。可以将图IB所示的整个系统实现在一个半导体芯片封装中，也可以只将这些层叠的从设备实现在一个半导体芯片封装中。图2示出了在主设备100与从设备DEV⑴、DEV (j)、DEV (k)之间形成为TSV的通道，以及这些通道的RLC (电阻、电感和电容)分量。参见图2，各个通道均具有RLC分量。因此，经由这些通道传输的信号(数据)会被延迟。延迟随设备之间的距离而成比例增加。也就是说，主设备100与从设备DEV(i)之间的信号飞行时间(flight time)比主设备100与从设备DEV(k)之间的信号飞行时间长。 作为参考，在图2中，Tx表示设置在主设备100和从设备DEV(i)、DEV(j)和DEV(k)中的发送端子，Rx表示设置在主设备100和从设备DEV(i)、DEV(j)和DEV(k)中的接收端子。图3是主设备100与从设备DEV(i)、DEV(j)、DEV(k)之间的信号传输的时序偏差的图示。在图3中，CMD表示由主设备100向从设备DEV(i)、DEV(j)和DEV(k)施加的命令， D表示主设备100向从设备DEV(i)、DEV(j)和DEV(k)传送的数据，而Q表示从设备DEV(i)、 DEV (j)和DEV(k)向主设备100传送的数据。数据Q是在从设备DEV(i)、DEV(j)和DEV(k) 根据命令CMD来处理数据D时产生的。参见图3，由主设备100传送到从设备DEV(i)的命令CMD和数据D具有飞行时间 X(i)。当从设备DEV⑴响应于命令CMD和数据D将数据Q传送到主设备100时，数据Q具有飞行时间X(i)。因此，当在主设备100与从设备DEV(i)之间交换数据时，飞行时间为2 * X(i)。类似地，主设备100与从设备DEV (j)之间的飞行时间为2女X(j)，主设备100与从设备DEV(k)之间的飞行时间为2 * X(k)。也就是说，信号的飞行时间可能根据主设备100是与从设备DEV(i)、DEV(j)和 DEV(k)中的哪个设备通信而不同，并且具体信号(数据)的发送或接收时序可能显著地不同。
发明内容
本发明的实施例旨在一种能够减小主设备与从设备之间的时序差异的系统。根据本发明的一个示例性实施例，一种与主设备通信的从设备包括发送单元，所述发送单元被配置为经由通信通道向所述主设备发送信号；校准单元，所述校准单元被配置为对经由与所述主设备耦合的校准通道发送给所述主设备并被反馈的校准信号的飞行时间进行测量；以及发送延迟单元，所述发送延迟单元被配置为将从所述从设备的内部电路发送到所述发送单元的信号延迟根据所述校准单元的测量结果而确定的延迟值。根据本发明的另一个示例性实施例，一种系统包括主设备；被配置为由所述主设备控制的多个从设备；所述主设备与所述多个从设备之间的通信通道；以及所述主设备与所述多个从设备之间的校准通道。在此，每个从设备都包括校准单元，所述校准单元被配置为对经由所述校准通道发送给所述主设备并从所述主设备反馈的校准信号的飞行时间进行测量，并对要发送给所述主设备的信号的延迟量进行控制。根据本发明的另一个示例性实施例，提供了一种操作包括主设备和从设备的系统的方法。所述方法包括对要向主设备发送数据的每个从设备设置初始延迟值；从每个从设备向主设备发送校准信号；接收主设备反馈给每个从设备的校准信号；测量校准信号的飞行时间；以及将每个从设备的延迟值从所述初始延迟值调整为与每个飞行时间成反比例的值。
图IA是描述主设备与从设备之间的耦合状态的框图。图IB是从 设备被层叠并耦合到主设备的状态的图示。图2是在主设备与从设备之间形成为TSV的通道和在通道中的RLC分量的示意图。图3是主设备与各个从设备之间信号传输的时序差异的示意图，这种时序差异是依赖于通道长度的差异而发生的。图4是根据本发明的一个实施例的主设备与从设备之间的耦合状态的图。图5是根据本发明的实施例的主设备与从设备之间的通信通道和校准通道的图。图6是根据本发明的实施例的从设备的结构图。图7是图6的校准单元和发送延迟单元的详细电路图。图8是校准单元的操作的时序图。图9是主设备与各个从设备之间的信号传输时序的图。
具体实施例方式下面将参照附图来更加详细地描述本发明的示例性实施例。然而，本发明可以以不同的方式实施，不应解释为限于本文提出的实施例。更确切地说，提供这些实施方式是为了彻底和完整的公开，并向本领域技术人员充分传达本发明的范围。在整个说明书中，在本发明的各个附图和各个实施例中，相同的元件用相同的附图标记标注。图4是根据本发明的一个示例性实施例的主设备400与从设备DEV(I)、 DEV (2).....DEV⑴、DEV (j)和DEV(k)之间的耦合状态的图。参见图4，在主设备 400 与从设备 DEV(I)、DEV(2)、· · ·、DEV(i)、DEV(j)和 DEV(k) 之间设置校准通道CAL_CHANNEL和通信通道C0M_CHANNEL。校准通道CAL_CHANNEL指的是用于测量信号的飞行时间以调节信号的飞行时间的差异的通道，其中，信号的飞行时间的
差异是根据主设备400与从设备DEV(I) ,DEV (2).....DEV (i)、DEV(j)和DEV (k)之间的距
离而发生的。利用校准通道CAL_CHANNEL 来测量从设备 DEV (1)、DEV (2)、· · ·、DEV (i)、DEV (j) 和DEV(k)的每个的信号的飞行时间，并且，通过使用测量到的飞行时间，对要经由通信通道C0M_CHANNEL发送给主设备的通信信号的延迟值进行控制。具体地，随着测量到的信号
飞行时间变长，从设备DEV(I) ,DEV (2).....DEV (i) ,DEV (j)和DEV(k)的延迟值被控制为小
值。结果，具有长飞行时间的从设备DEV (k)具有被设置为小值的延迟时间，而具有短飞行时间的从设备DEV(I)具有被设置为大值的延迟时间。因此，在主设备400与从设备DEV(I)、
DEV(2).....DEV(i)、DEV(j)和DEV(k)之间交换信号时所需的时间可以大致相等。下面将
就此进行详细描述。如图IB所示布置根据本发明的示例性实施例的主设备400和从设备DEV(I)、 DEV (2)、· · ·、DEV (i)、DEV (j)和 DEV (k)。也就是说，从设备 DEV(I)、DEV (2)、· · ·、DEV ⑴、 DEV(j)和DEV(k)可以经由内插件110被层叠并耦合到主设备400。包括主设备400和从
设备DEV(I)、DEV (2).....DEV (i)、DEV (j)和DEV(k)的整个系统可以实现在一个半导体芯
片封装中，另一方面，例如，可以只将从设备DEV(I) ,DEV (2).....DEV (i) ,DEV (j)和DEV (k)实现在半导体芯片封装中。另外，可以将主设备400和从设备DEV (1)、DEV⑵.....DEV⑴、
DEV (j)和DEV (k)层叠起来并形成。 图5是根据本发明的示例性实施例的在主设备400与从设备DEV(I) ,DEV (2).....
DEV (i)、DEV (j)和DEV (k)之间的通信通道C0M_CHANNEL和校准通道CAL_CHANNEL的图。参见图5，通信通道C0M_CHANNEL和校准通道CAL_CHANNEL被设置在主设备400
与从设备DEV(I) ,DEV (2).....DEV⑴、DEV (j)和DEV (k)之间。当信号从从设备DEV(I)、
DEV(2)、…、DEV(i)、DEV(j)和DEV(k)经由校准通道CAL_CHANNEL输出时，主设备400 接收所输出的信号并经由校准通道CAL_CHANNEL将接收到的信号反馈给从设备DEV(I)、 DEV (2)、. . .、DEV(i) ,DEV (j)和DEV (k)。接收端子RX接收传送到校准通道CAL_CHANNEL的信号，经由接收端子RX输入的信号是经由发送端子TX输出的。图5示出一个实例，其中，使用两个TSV形成校准通道CAL_CHANNEL，这两个TSV 中的每个均只单向地传输信号。然而，可以用一个双向地传输信号的TSV来形成校准通道 CAL_CHANNEL0另外，图5示出了校准通道CAL_CHANNEL和通信通道C0M_CHANNEL是分开的通道。 然而，可以将通信通道C0M_CHANNEL中的一个用作校准通道。在此情况下，相应的通信通道 C0M_CHANNEL可以在校准操作期间用作校准通道，而在正常操作期间用作通信通道。图6是根据本发明的示例性实施例的从设备DEV(i)的结构图。参见图6，从设备DEV(i)包括命令译码器610、内部电路620、校准信号发生单元 630、选择单元640、发送延迟单元650、发送单元660和校准单元670。命令译码器610被配置为对从主设备400所施加的命令CMD进行译码并控制内部电路620的操作。命令CMD的类型可以根据从设备DEV(i)被配置为执行哪种功能而不同。例如，当从设备DEV(i)是存储设备时，将施加诸如读取/写入命令的命令。如果从设备DEV(i)是算数逻辑单元时，则将施加与各种运算有关的命令。如果从主设备400所施加的命令是用来执行校准操作的校准命令，则命令译码器610激活校准使能信号CAL_EN以将校准操作使能。如果在激活校准使能信号CAL_EN之后降低命令DOWN被去激活，则命令译码器610将校准使能信号CAL_EN去激活。如下文将描述的，降低信号DOWN的去激活意味着从设备DEV(i)的校准操作完成。内部电路620可以包括被配置为执行从设备DEV(i)的主要功能的电路。如果从设备DEV(i)是存储设备，则内部电路620将作为被配置为存储数据的电路。如果从设备 DEV(i)是算数逻辑单元，则内部电路620将作为包括各种算数逻辑的电路。从内部电路620 输出的发送信号OUT表示内部电路620的操作所产生的信号，并且该发送信号OUT要被发送给主设备400。校准信号发生单元630被配置为产生校准信号CAL_P，如果校准使能信号CAL_EN 被激活，则该校准信号CAL_P被周期性地激活。校准信号CAL_P是用于测量从设备DEV(i) 与主设备400之间的飞行时间的信号。选择单元640被配置为在正常操作期间选择并输出从内部电路620输出的发送信号OUT，而在校准操作期间选择并输出校准信号CAL_P。选择单元640的选择操作是响应于校准使能信号CAL_EN而执行的。发送延迟单元650被配置为将从内部电路620输出的发送信号OUT、即要发送给主设备400的信号延迟。根据校准单元670测量到的飞行时间来确定发送延迟单元650的延迟值。下面将参照相应的附图就此进行详细描述。发送单元660被配置为将由发送延迟单元650延迟的发送信号C2输出给主设备 400。由发送延迟单元650延迟的发送信号C2经由通信通道C0M_CHANNEL被发送到主设备400。发送单元660可以在校准使能信号CAL_EN的去激活期间工作。根据本发明的该示例性实施例，如果校准使能信号CAL_EN被使能，则发送单元660不工作。作为参考，在从设备DEV (i)中设置被配置为经由通信通道C0M_CHANNEL接收由主设备400传送给从设备 DEV(i)的信号的接收单元。然而，图6没有示出该接收单元。校准单元670被配置为使用校准 通道CAL_CHANNEL对校准信号CAL_P的飞行时间进行测量，并根据测量结果对发送延迟单元650的延迟值进行控制。校准单元670可以根据测量到的飞行时间降低发送延迟单元650的延迟值，因而校准单元670可以减小由飞行时间造成的影响。例如，当校准单元670的操作完成时，发送延迟单元650具有的延迟值可以为[初始延迟值(校准操作前的延迟值)_飞行时间]的值。可以采用与图6所示方式类似的方式来配置除从设备DEV(i)以外的其他从设备 DEV(I)、DEV (2)、.. . ,DEV (j)和 DEV(k)。因此，从设备 DEV (1)、DEV (2)、. . .、DEV (i)、DEV (j) 和DEV(k)中的每个均可以根据其飞行时间来对其发送延迟单元650的延迟值进行控制。因
此，可以校准具有不同飞行时间的从设备DEV(I)、DEV(2).....DEV(i)、DEV(j)和DEV(k)
的时序。图7是图6的校准单元670和发送延迟单元650的详细电路图。参见图7，校准单元670包括校准延迟单元710、校准发送单元TX_CAL、校准接收单元RX_CAL、相位比较单元720、延迟控制单元730和更新单元740。根据本发明的该示例性实施例，在校准使能信号CAL_EN被激活的校准操作时间段期间，选择单元640选择并输出校准信号CAL_P。也就是说，在校准操作时间段期间，节点 Cl的信号可以变为校准信号CAL_P。在下文中，节点Cl的信号被称为校准信号。校准信号 Cl通过发送延迟单元650被延迟并变为信号C2，该信号C2被称为第一信号。另外，校准信号Cl由校准延迟单元710延迟并变为信号C3，该信号C3被称为第二信号。校准延迟单元710被配置为将校准信号Cl延迟并输出第二信号C3。校准延迟单元710的延迟值可以根据延迟控制单元730的输出信号S<0:N>中的哪一个信号被激活而不同。如果是信号S<0>被激活，则校准延迟单元710具有最小的延迟值。如果是信号S<N> 被激活，则校准延迟单元710具有最大的延迟值。延迟控制单元730被配置为将输出信号S<0:N>之一激活为初始值，并且例如，如果降低信号DOWN被激活，则延迟控制单元730在每个操作时间段降低延迟单元710的延迟值。也就是说，在延迟控制单元730的输出信号中的信号S<8>被激活之后，在降低信号DOWN 被激活的情况下，如果经过一个操作时间段的时间，则信号S<7>变为激活。类似地，在降低信号DOWN被激活的情况下，如果再经过一个操作时间段的时间，则信号S<6>变为激活。采用与校准延迟单元710大致相同的方式来配置发送延迟单元650。然而，发送延迟单元650与校准延迟单元710的不同之处在于，发送延迟单元650不直接接收输出信号S<0:N>，而是通过更新单元740接收输出信号S<0:N>。也就是说，根据更新单元740的输出信号SN<0:N>确定发送延迟单元650的延迟值。
更新单元740可以包括NAND门741，多个传输门PG_0、PG_1、. . .、PG_N、以及多个
锁存器LAT_0、LAT_1.....LAT_N。如果输入到NAND门741的校准使能信号CAL_EN和上电
信号PWRUP之一被去激活为低电平，则传输门PG_0、PG_1.....PG_N导通，以将延迟控制单
元730的输出信号S<0:N> 传输到发送延迟单元650。然而，当校准使能信号CAL_EN和上电
信号PWRUP均处于高状态时，传输门PG_0、PG_1.....PG_N关断，于是更新单元740的输出
信号SN<0:N>保持为在锁存器LAT_0、LAT_1.....LAT_N中存储的值。根据一个实例，在从
设备DEV(i)的电源不稳定的初始操作时间段期间，上电信号PWRUP保持低状态。随后，当从设备DEV(i)的电源稳定时，上电信号PWRUP保持高状态。因此，在从设备DEV(i)的初始
操作时间段期间，传输门PG_0、PG_1.....PG_N导通。在从设备DEV(i)的初始化操作时间
段之后，根据校准使能信号CAL_EN的逻辑电平来确定是否使传输门PG_0、PG_1.....PG_N导通。简单来说，更新单元740被配置为使校准延迟单元710的初始延迟值和发送延迟单元650的初始延迟值大致相等。在校准操作期间，更新单元740例如只改变校准延迟单元710的延迟值。在校准操作之后，更新单元740使校准延迟单元710的延迟值和发送延迟单元650的延迟值大致相等。校准发送单元TX_CAL被配置为将第二信号C3经由校准通道CAL_CHANNEL发送到主设备400，而校准接收单元RX_CAL被配置为接收从主设备400反馈的第二信号FB_CAL。相位比较单元720被配置为将反馈的第二信号FB_CAL的相位与第一信号C2的相位进行比较。当反馈的第二信号FB_CAL的相位比第一信号C2的相位滞后时，相位比较单元720将降低信号DOWN激活为高电平，而当反馈的第二信号FB_CAL的相位比第一信号C2 的相位超前时，相位比较单元720将降低信号DOWN去激活为低电平。下面将描述校准单元670的整个操作。(1)在从设备DEV(i)的初始操作期间，校准单元670保持[校准延迟单元710的延迟值=发送延迟单元650的延迟值]这一状态。 (2)当校准操作开始时，第二信号C3经由校准通道CAL_CHANNEL被发送到主设备400，并随后被反馈。(3)比较反馈的第二信号FB_CAL的相位与第一信号C2的相位。结果，如果降低信号DOWN被激活，则校准单元710的延迟值被降低。此时，发送延迟单元650的延迟值不变，而是通过更新单元740保持。随着操作(2)和(3)被反复进行几次，校准延迟单元710 的延迟值不断地被降低。最终，飞行时间与校准延迟单元710的延迟值之和等于发送延迟单元650的延迟值，S卩，[校准延迟单元710的延迟值+飞行时间=发送延迟单元650的延迟值]。如果飞行时间与校准延迟单元的延迟值之和变为等于发送延迟单元650的延迟值， 则降低信号DOWN被去激活。结果，校准使能信号CAL_EN被去激活，并且通过更新单元740 的操作，校准延迟单元710的延迟值大致等于发送延迟单元650的延迟值。最终，发送延迟单元650的延迟值被控制为[发送延迟单元650的初始延迟值-飞行时间]。图8是描述校准单元670的操作的时序图。参见图8，在校准操作开始之前，校准延迟单元710和发送延迟单元650具有相同的初始值。如图8所示，例如，信号S<0:10>中的信号S<10>和信号SN<0:10>中的信号 SN<10>被激活。如果校准使能信号CAL_EN被激活为高电平，则校准操作开始。周期性地被激活的校准信号Cl由发送延迟单元650延迟并变为第一信号C2。另外，校准信号Cl由校准延迟单元710延迟并变为第二信号C3。第二信号C3从从设备DEV (i)发送到主设备400，并随后被反馈为第二信号FB_CAL。相位比较单元720将第一信号C2的相位与反馈的第二信号 FB_CAL的相位进行比较。结果，降低信号DOWN可以被激活。延迟单元720的延迟值利用降低信号DOWN而被降低。也就是说，信号S<0:10>中的信号S<9>被激活。随着反复进行上述操作，校准延迟单元710的延迟值连续地被降低。最终，反馈的第二信号FB_CAL的相位变为等于第一信号C2的相位。结果，降低信号DOWN被去激活为低电平，且校准使能信号 CAL_EN被去激活为低电平。于是，校准操作完成。另外，校准延迟单元710和发送延迟单元650的延迟值被更新单元740控制为具有大致相等的值。在校准操作完成之后，根据一个实例，信号S<0 10>中的信号S<5>被激活，而信号SN<0 10>中的信号SN<5>被激活。通过这些信号的激活，可以看到，校准延迟单元710的延迟值和发送延迟单元650的延迟值变为大致相等。图9是主设备400与从设备DEV(i)、DEV(j)和DEV(k)之间的信号传输时序的图。参见图9，由主设备400向从设备DEV(i) ,DEV(j)和DEV(k)传送的命令CMD和数据D分别被延迟X(i)、X(j)和X(k)。从设备DEV(i)以比图3中的定时快2 * X(i)的定时，将输出数据Q发送给主设备400。从设备DEV(j)以比图3中的定时快2 ^ X(J)的定时，将输出数据Q发送到主设备400。从设备DEV(k)以比图3中的定时快2女X(k)的定时，将输出数据Q发送到主设备400。参见图9，可以看到，不论主设备400是与从设备DEV(i)、DEV(j)和DEV(k)中的哪个从设备通信，主设备400均以相同的定时接收数据Q。也就是说，设备DEV (i) ,DEV (j)、 DEV(k)之间的飞行时间的差别可以被减小/最小化。下面将参照图4至8描述根据本发明的示例性实施例的操作包括所述主设备和所述从设备的系统的方法。根据本发明的示例性实施例的用于操作所述系统的方法包括以下步骤从设备 DEV(i)将校准信号0UT_CAL发送到主设备400 ；主设备400接收校准信号并将接收到的校准信号反馈给从设备DEV(i)；从设备DEV(i)使用反馈的校准信号FB_CAL来测量飞行时间；以及从设备DEV(i)使用测量到的飞行时间来对要发送给主设备400的通信信号的延迟值进行控制。所述系统可以包括多个从设备DEV (i)、DEV (j)和DEV (k)。上述过程可以在各个从设备DEV (i)、DEV (j)、DEV (k)与主设备400之间进行。根据一个实例，通信信号的初始延迟值被降低了与校准信号的飞行时间相对应的值。因此，从设备DEV(i)的通信信号的延迟值被控制为[初始延迟值_2 * X(i)]，从设备 DEV (j)的通信信号的延迟值被控制为[初始延迟值_2女X (j)]，从设备DEV (k)的通信信号的延迟值被控制为[初始延迟值_2 * X(k)]。根据本发明的示例性实施例，测量在主设备与从设备之间传输的信号的飞行时间，并且通过反映测量到的飞行时间，对要从从设备发送到主设备的信号的延迟值进行控制。因此，不论主设备与各个从设备之间的距离差异如何，主设备与各个从设备之间的通信可以以大致相同的时序进行。虽然已经参照具体的实施例描述了本发明，但是对于本领域技术人员来说明显的是，在不脱离所附权利要求书所限定的本发明的精神和范围的前提下，可以做各种变化和修改。
权利要求
1.一种与主设备通信的从设备，包括发送单元，所述发送单元被配置为经由通信通道向所述主设备发送信号； 校准单元，所述校准单元被配置为对经由与所述主设备耦合的校准通道发送给所述主设备并被反馈的校准信号的飞行时间进行测量；以及发送延迟单元，所述发送延迟单元被配置为将由所述从设备的内部电路发送给所述发送单元的信号延迟根据所述校准单元的测量结果而确定的延迟值。
2.如权利要求1所述的从设备，还包括校准信号发生单元，所述校准信号发生单元被配置为产生所述校准信号，所述校准信号是响应于校准使能信号而周期性地被激活的。
3.如权利要求1所述的从设备，其中，所述通信通道和所述校准通道使用耦合在所述主设备与所述从设备之间的相同的导体。
4.如权利要求1所述的从设备，其中，当所述校准单元的操作完成时，所述发送延迟单元的延迟值被减小与所述校准信号的飞行时间成比例的值。
5.如权利要求1所述的从设备，其中，在所述校准单元的操作期间，所述发送延迟单元将所述校准信号延迟并将延迟的校准信号输出作为第一信号。
6.如权利要求5所述的从设备，其中，所述校准单元包括校准延迟单元，所述校准延迟单元被配置为将所述校准信号延迟并将延迟的校准信号输出作为第二信号，其中，所述校准延迟单元的初始延迟值等于所述发送延迟单元的初始延迟值；校准发送单元，所述校准发送单元被配置为经由所述校准通道向所述主设备发送所述第二信号；校准接收单元，所述校准接收单元被配置为经由所述校准通道接收从所述主设备反馈的第二信号；相位比较单元，所述相位比较单元被配置为将所述反馈的第二信号的相位与所述第一信号的相位进行比较；延迟控制单元，所述延迟控制单元被配置为根据所述相位比较单元的比较结果，对所述校准延迟单元的延迟值进行控制；以及更新单元，所述更新单元被配置为对所述发送延迟单元的延迟值进行控制，使得当校准操作完成时，所述发送延迟单元具有与所述校准延迟单元相同的延迟值。
7.如权利要求6所述的从设备，其中，当所述反馈的第二信号的相位变为等于所述第一信号的相位时，所述校准单元的操作完成。
8.如权利要求1所述的从设备，其中，所述主设备和所述从设备设置在同一个芯片封装中。
9.如权利要求8所述的从设备，其中，所述主设备与所述从设备之间的所述通信通道和所述校准通道包括贯穿硅通孔。
10.一种系统，包括 主设备；被配置为由所述主设备控制的多个从设备； 所述主设备与所述多个从设备之间的通信通道；以及所述主设备与所述多个从设备之间的校准通道；其中，所述多个从设备中的每个包括校准单元，所述校准单元被配置为对经由所述校准通道发送给所述主设备并从所述主设备反馈的校准信号的飞行时间进行测量，并对要发送给所述主设备的信号的延迟量进行控制。
11.如权利要求10所述的系统，其中，所述多个从设备被设置在一个芯片封装中。
12.如权利要求11所述的系统，其中，所述主设备与所述多个从设备之间的所述通信通道和所述校准通道包括贯穿硅通孔。
13.如权利要求11所述的系统，其中，当所述校准单元的操作完成时，所述信号的延迟值被减小与测量到的所述信号的飞行时间成比例的值。
14.如权利要求10所述的系统，其中，所述主设备包括存储控制器，而所述多个从设备包括存储设备。
15.一种用于操作包括主设备和从设备的系统的方法，所述方法包括以下步骤对要向所述主设备发送数据的每个所述从设备设置初始延迟值；从每个所述从设备向所述主设备发送校准信号；接收所述主设备反馈给每个所述从设备的所述校准信号；测量所述校准信号的飞行时间；以及将每个所述从设备的延迟值从所述初始延迟值调整为与每个飞行时间成反比例的值。
16.如权利要求15所述的方法，其中，发送所述校准信号的步骤包括以下步骤利用校准延迟单元将所述校准信号延迟，其中所述校准延迟单元与发送延迟单元具有相同的初始延迟值，所述发送延迟单元使要发送给所述主设备的信号延迟；向所述主设备发送所述延迟的校准信号。
17.如权利要求16所述的方法，在测量所述飞行时间的步骤之后，还包括以下步骤将由所述发送延迟单元延迟的第一信号与所述延迟的校准信号进行比较。
全文摘要
一种与主设备通信的从设备包括发送单元，被配置为经由通信通道向所述主设备发送信号；校准单元，被配置为对经由与所述主设备耦合的校准通道发送给所述主设备并被反馈的校准信号的飞行时间进行测量；以及发送延迟单元，被配置为将从所述从设备的内部电路发送到所述发送单元的信号延迟根据所述校准单元的测量结果而确定的延迟值。
文档编号G06F13/10GK102262601SQ20101024702
公开日2011年11月30日 申请日期2010年8月6日 优先权日2010年5月28日
发明者朴洛圭 申请人:海力士半导体有限公司