专利名称：基于分治的亚二次多项式乘法器的制作方法
技术领域：
本技术方案适用于利用电路计算多项式环R[x]中元素
权利要求
基于分治且无重叠模块的亚二次多项式乘法器其特征在于，该亚二次多项式乘法器是在集成电路上实现两个2t 1＝2m＝n次多项式乘法器，t＞1，该亚二次多项式乘法器含有输入操作数分裂电路(IA)和(IB)，输出操作数合成电路(OC)，三个利用Karatsuba Ofman算法来计算两个1次多项式相乘的电路K2，分别用(K21)、(K22)和(K23)来表示；五个用于把两个2次多项式相加得到一个2次多项式的多项式加法电路 分别用 和 表示，还有一个对输入乘以x2的倍乘电路，所述x是所述两个2t 1次多项式中的x变量项，其中所述2t 1次多项式乘法器的输入量分别是输入操作数A和B， ai等于0或者1，输出量为多项式乘积C＝AB＝c6x6+c5x5+c4x4+c3x3+c2x2+c1x+c0的系数ci，i＝0，1，2，3，4，5，6，在输入时，从x的指数的最低位开始，依据x的指数的奇偶性分别把操作数A和B分裂为两部分所述2t 1＝2m＝n次多项式乘法器，其中所述输入操作数分裂电路(IA)将所述操作数A每间隔1位地分裂为所述Ae和Ao，所述输入操作数分裂电路(IB)将所述操作数B每间隔1位地分裂为所述Be和Bo，所述第一K2电路(K21)，输入是所述Ae和Be，所述第二K2电路(K22)，输入是所述Ao和Bo，所述第一多项式加法电路 输入是所述Ae和Ao，所述第二多项式加法电路 输入是所述Be和Bo，所述第三K2电路(K23)，两个输入端分别和所述第一多项式加法电路 第二多项式加法电路 的输出端相连，所述第三多项式加法电路 两个输入端分别和所述第一、三K2电路(K21)和(K23)的输出端相连，所述倍乘电路，输入端和所述第二K2电路(K22)的输出端相连，输入所述Ao和Bo的乘积，输出是AoBox2，所述第四多项式加法电路 两个输入端分别和所述第一K2电路(K21)、倍乘电路的输出端相连，而输出是乘积AB中x的偶指数项AeBe+AoBox2，所述第五多项式加法电路 两个输入端分别和所述第二K2电路(K22)、第三多项式加法电路 的输出端相连，而输出是乘积AB中x的奇指数项{[(Ae+Ao)(Be+Bo)] [AeBe+AoBo]}x，所述输出操作数合成电路(OC)，将所述加法电路 和 的输出端依次合成为多项式乘积 C＝AB＝c6x6+c5x5+c4x4+c3x3+c2x2+c1x+c0的系数ci，i＝0，1，2，3，4，5，6。2、根据权利要求1所述的基于分治且无重叠模块的亚二次多项式乘法器其特征在于，所述的2t 1次多项式乘法器的推广为pt 1次多项式乘法器，p为大于1的奇数，pt 1次多项式乘法器是指从x的指数的最低位开始，在输入操作数分裂电路中每间隔p 1位取出1位，传送到递归计算两个pt 1 1次多项式乘积的电路中，其中t＞1，p为奇素数。 FSA00000266723500011.tif,FSA00000266723500012.tif,FSA00000266723500013.tif,FSA00000266723500014.tif,FSA00000266723500015.tif,FSA00000266723500016.tif,FSA00000266723500017.tif,FSA00000266723500018.tif,FSA00000266723500019.tif,FSA000002667235000110.tif,FSA000002667235000111.tif,FSA000002667235000112.tif,FSA000002667235000113.tif,FSA000002667235000114.tif,FSA000002667235000115.tif,FSA000002667235000116.tif,FSA000002667235000117.tif,FSA000002667235000118.tif,FSA000002667235000119.tif
2、根据权利要求1所述的基于分治且无重叠模块的亚二次多项式乘法器其特征在于， 所述的次多项式乘法器的推广为Pt-I次多项式乘法器，ρ为大于1的奇数，Pt-I次多 项式乘法器是指从χ的指数的最低位开始，在输入操作数分裂电路中每间隔P-I位取出1位，传送到递归计算两个pH-l次多项式乘积的电路中，其中t > 1，ρ为奇素数。
全文摘要
基于分治且无重叠模块的亚二次多项式乘法器属于乘法器技术领域，其特征在于，在Karatsuba-Ofman算法的基础上，将输入该乘法器的操作数采用以下分裂方法对于两个2t-1＝n次多项式相乘而言，t＞1，是从x的指数的最低位开始，每间隔1位取出1位，即依据x的指数的奇偶性分为两部分；对于两个pt-1＝pm＝n次多项式相乘而言，t＞1，p为奇素数，是从x的指数的最低位开始，每间隔p-1位取出1位，每个子块也有m位，共有p个子块。本发明与基于Karatsuba-Ofman算法的乘法器相比，无重叠模块，从而节省了异或门门延时。
文档编号G06F7/52GK101957739SQ20101027949
公开日2011年1月26日 申请日期2010年9月10日 优先权日2010年9月10日
发明者孙家广, 樊海宁, 顾明 申请人:清华大学