专利名称：一种1394总线的故障注入装置及方法
技术领域：
本发明涉及一种1394总线的故障注入装置及方法，属于电子测试领域。
背景技术：
随着电子技术的迅速发展、电子设备可靠性要求的提高，测试性成了新的研究点。 测试性的内涵主要包括自动测试设备(ATE)和机内测试(BIT)两个方面。BIT是指系统或设备内部提供的检测和隔离故障的能力，为了评价BIT是否达到测试性设计指标要求，就必须对BIT的能力进行验证，而故障注入技术则是验证BIT测试性指标的有效手段。故障注入技术通过人为引入故障，观察BIT检测、隔离故障的能力，从而验证系统的测试性指标是否符合设计要求，并根据测试结果系统的设计做出改进。IEEE 1394前身是1986年由苹果电脑(Apple)公司起草的一项技术，苹果公司称其为火线(FireWire)，1995年IEEE正式把它作为一种工业标准公布，官方名称为高性能串行总线IEEE 1394-1995标准。2000年IEEE协会又公布了针对IEEE 1394-1995标准的修订版——IEEE 1394a。目前最新的版本是2002年推出的IEEE 1394b标准。但现有技术的测试方法没有综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，因此其评价结果准确性差。
发明内容
本发明目的是为了解决现有技术的测试方法没有综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，因此其评价结果准确性差的问题，提供了一种 1394总线的故障注入装置及方法。本发明所述一种1394总线的故障注入装置，它包括1394故障注入器和宿主机， 1394故障注入器包括FPGA、第一物理层接口芯片、第二物理层接口芯片、SRAM和EEPR0M，FPGA的逻辑保存输入输出端与EEPROM的输入输出端相连，FPGA的数据缓冲输入输出端与SRAM的输入输出端相连，FPGA的第一 1394芯片输入输出端与第一物理层接口芯片的第一输入输出端相连，第一物理层接口芯片的第二输入输出端为第一 1394总线接口， FPGA的第二 1394芯片输入输出端与第二物理层接口芯片的第一输入输出端相连，第二物理层接口芯片的第二输入输出端为第二 1394总线接口，FPGA通过RS232串行总线与宿主机相连。基于所述一种1394总线的故障注入装置的故障注入方法，该方法包括以下步骤步骤一、宿主机接收用户的输入命令，并将故障注入命令和故障参数发送给故障注入器；宿主机发送给故障注入器的故障注入命令和故障参数的形成过程为步骤11、用户界面模块接收用户输入的故障注入命令和参数，并发送给参数收集模块；步骤12、参数收集模块将收集到的故障注入命令和参数发送给故障注入模块；
步骤13、故障注入模块识别故障注入的命令和参数，并将其转化成数据流分别传输给通信模块和数据分析模块；步骤14、通信模块通过RS232串行总线将故障注入命令和参数发送给1394故障注入器，进行故障注入。步骤二、故障注入器将数据返回给宿主机，获取故障注入结果。故障注入结果的获取过程为 步骤21、通信模块接收1394故障注入器的反馈数据，并发送给结果回收模块；步骤22、数据分析模块接收结果回收模块的发送的反馈数据，并和故障注入模块发送的故障注入的命令和参数进行对比分析，来验证故障注入的正确性，获取故障注入结^ ο本发明的优点本发明是用来对IEEE 1394总线的BIT、ATE等进行实验验证。通过人为地将故障引入到IEEE 1394总线上，并观察、分析总线系统在被注入故障情况下的行为，为测试性实验提供定性或定量的评价结果，获取的评价结果准确。
图1为本发明所述一种1394总线的故障注入装置的结构示意图；图2为FPGA的结构示意图；图3是宿主机的结构示意图；图4是FPGA与第一物理层接口芯片或第二物理层接口芯片的连接结构示意图；图5是本发明所述的一种1394总线的故障注入方法的流程图；图6是宿主机发送给故障注入器的故障注入命令和故障参数的形成过程的流程图；图7是故障注入结果的获取过程的流程图。
具体实施例方式具体实施方式
一下面结合图1说明本实施方式，本实施方式所述一种1394总线的故障注入装置，它包括1394故障注入器和宿主机6，1394故障注入器包括FPGA1、第一物理层接口芯片2、第二物理层接口芯片3、SRAM4和EEPR0M5，FPGAl的逻辑保存输入输出端与ΕΕΗ 0Μ5的输入输出端相连，FPGAl的数据缓冲输入输出端与SRAM4的输入输出端相连，FPGAl的第一 1394芯片输入输出端与第一物理层接口芯片2的第一输入输出端相连，第一物理层接口芯片2的第二输入输出端为第一 1394总线接口，FPGAl的第二 1394芯片输入输出端与第二物理层接口芯片3的第一输入输出端相连，第二物理层接口芯片3的第二输入输出端为第二 1394总线接口，FPGAl通过RS232串行总线与宿主机6相连。本发明的ΙΕΕΕ1394总线的故障注入装置在实际使用时，通过两个1394总线接口串联接入到1394串行总线中，在不注入故障的情况下，能够在物理层将1394总线上的数据进行接收、缓存和转发，使总线两端的设备能完成正常的总线通讯。同时，还可以向总线引入不同类型的故障。总线上基本的故障类型包括物理故障和通信协议故障。物理故障与总线电气特性有关。IEEE 1394采用差分传输线，每个端口都有一个控制模块负责逻辑信号与物理双绞线信号(TPA和TPB)信号间的相互转换，而1394的物理双绞线最长可能达100 米，传输线会受到周围环境的电气干扰。正因为如此，传输线上可能出现的电气故障模式包括传输线之间的电压不稳或是电压超过了额定范围。同时，总线硬件固有的故障模式包括信号开路、跳变、恒定为1或0。通信协议故障与总线协议相关，具体包括信号数据包 丢失、损坏，传输延迟超标，缓冲区溢出等等。综合考虑故障模式的完整性、注入的通用性、有效性和实用性等各方面因素，本发明所能注入的故障为通信协议故障。本发明包含两个部分宿主机6和故障注入器，宿主机6中安装控制软件，故障注入器为实现注入的硬件，宿主机6的控制软件给用户提供友好的人际交互界面，可以接受用户的输入(鼠标、键盘等)，并向故障注入器发送故障注入命令和参数来控制故障注入过程。故障注入命令包括注入开始、暂停和结束等；故障参数则包括故障持续时间、故障间隔时间、故障类型、故障注入时刻等。同时，宿主机端控制软件还接受故障注入器的反馈，以获得故障注入结果、总线系统状态等相关信息并以图表的形式显示。故障注入器是本发明的核心，提供了故障注入机制。注入器在宿主机的控制下，可以进行1394总线数据的接收、缓存和转发，还可以进行故障注入，使数据包丢失、损坏或者延迟。故障注入器从硬件上分为四个部分。FPGA及其外围电路。主要包括一片大容量高速FPGAl作为处理核心，FPGAl的逻辑保存在一片EEPR0M5中，并配备了大容量SRAM4作为大量数据缓冲。1394接口芯片。主要包括第一物理层接口芯片2和第二物理层接口芯片3，完成数字信号/物理双绞线信号的转换、数据传输、设备连接和移除的监测，速度信号、挂起和恢复信号的传输等。通信网络。定义故障注入器和宿主机的数据交换接口，常见的方式有RS232、USB 和以太网等。在本发明中使用RS232方式。
具体实施方式
二 下面结合图2说明本实施方式，本实施方式对实施方式一作进一步说明，FPGAl包括主控模块1-1、FPGA故障注入模块1_2、SRAM控制器1_3、第一 PHY/ LINK接口模块1-4和第二 PHY/LINK接口模块1-5，FPGA故障注入模块1-2的第一输入输出端与主控模块1_1相连，主控模块1_1的通过RS232串行总线与宿主机6相连，FPGA故障注入模块1-2的第二输入输出端与SRAM控制器1_3的第一输入输出端相连，SRAM控制器1-3的第二输入输出端与SRAM4相连；FPGA故障注入模块1-2的第三输入输出端与第一 PHY/LINK接口模块1_4的第一输入输出端相连，第一 PHY/LINK接口模块1-4的第二输入输出端与第一物理层接口芯片2 相连；FPGA故障注入模块1-2的第四输入输出端与第二 PHY/LINK接口模块1-5的第一输入输出端相连，第二 PHY/LINK接口模块1-5的第二输入输出端与第二物理层接口芯片3 相连。PHY/LINK为数字信号/物理双绞线信号的转换，双向转换。1)主控模块1-1 和宿主机6中的控制软件通信，接收命令和参数，以控制注入过程和结果的回收。2)FPGA故障注入模块1-2。受主控模块1_1的控制，进行1394总线数据的缓存、转发和故障注入过程。不注入故障时，其接受一端PHY/LINK接口模块的输入，将数据缓存到SRAM4中，然后取出数据传给另一端的PHY/LINK接口模块。需要注入故障时，FPGA故障注入模块1-2对取出数据进行修改、延迟以后再传给另一端的PHY/LINK接口模块。3)第一 PHY/LINK接口模块1_4和第二 PHY/LINK接口模块1_5 受FPGA故障注入模块1-2的控制，用于完成链路层对第一物理层接口芯片2或第二物理层接口芯片3的访问。
4)SRAM控制器1-3。受FPGA故障注入模块1_2的控制，用于完成对外部大容量 SRAM4的读写访问。
具体实施方式
三下面结合图3说明本实施方式，本实施方式对实施方式一作进一步说明，宿主机6包括用户界面模块6-1、数据分析模块6-2、参数收集模块6-3、故障注入模块6-4、结果回收模块6-5和通信模块6-6，通信模块6-6的通信端通过RS232串行总线与1394故障注入器相连，通信模块 6-6的故障命令输入端与故障注入模块6-4的第一故障命令输出端相连，通信模块6-6的返回数据输出端与结果回收模块6-5的输入端相连，结果回收模块6-5的输出端与数据分析模块6-2的第一输入端相连，故障注入模块6-4的第二故障命令输出端与数据分析模块6-2 的第二输入端相连，数据分析模块6-2的输出端与用户界面模块6-1的数据显示输入端相连，用户界面模块6-1接收用户输入命令及参数，用户界面模块6-1的输出端与参数收集模块6-3的输入端相连，参数收集模块6-3的输出端与故障注入模块6-4的输入端相连。用户界面模块6-1 提供友好的人际交互界面，可以接受用户的输入(鼠标、键盘等)，使用户能够进行故障类型选择、参数输入等操作；显示故障注入的结果和总线状态等 fn息ο数据分析模块6-2:分析用户设置的故障参数、注入器返回的注入结果和总线状态等信息，以验证故障注入的正确性。这些信息被进一步处理并发送给用户界面模块6-1显不。参数收集模块6-3 从用户界面模块6-1接受用户的输入，收集故障注入命令和参数并发送给故障注入模块6-4。故障注入模块6-4 识别故障注入的命令和数据并将相应的参数转化成数据流传输到通信模块6-6和数据分析模块6-2，以控制注入器工作。结果回收模块6-5 通过结果回收模块6-5从故障注入器6_4收集故障注入结果、 总线状态等相关信息并反馈给数据分析模块6-1以供进一步的处理。
具体实施方式
四下面结合图4说明本实施方式，本实施方式对实施方式一作进一步说明，第一物理层接口芯片2和第二物理层接口芯片3都选用TSB41AB3芯片。FPGAl与第一物理层接口芯片2的连接关系与FPGAl与第二物理层接口芯片3的连接关系是相同的，都如图4所示。本发明采用IEEE 1394物理层接口芯片TSB41AB3来降低FPGA逻辑设计的难度。 TSB41AB3是支持3个线缆接口的物理层芯片，通过对24. 576MHz晶振倍频作为时钟源，最高传输速率达400Mbps，支持标准的PHY/LINK接口。PHY/LINK接口主要依靠CTL[1:0]、 D[7:0]、LREQ、LPS、LINKON和SCLK信号线来传输物理层和链路层模块之间的控制信号及多种数据包。接口主要信号定义如下
1)D[7:0]双向数据线。PHY/LINK 接口支持 100Mbps、200Mbps、400Mbps 三种传输速度，根据传输速度分别使用D [7 6]、D [7 4]、D [7 0]，未使用的数据线置0。2)CTL[1:0]双向控制线，用于确定D[70]的传输方向。 3)LREQ 链路层使用LREQ给物理层发送一串比特流来请求对串行总线的访问，比特流定义了被发送的请求类型和数据包的传输速度，按请求类型不同，比特流长度为6 17bits 不等。4)LPS 指示链路层工作状态。5) LINKON 链路开启信号，通知链路层上电。链路层检测到LINKON信号后自动开始输出LPS信号。
具体实施方式
五下面结合图5说明本实施方式，基于实施方式一所述的一种 1394总线的故障注入装置的故障注入方法，该方法包括以下步骤步骤一、宿主机6接收用户的输入命令，并将故障注入命令和故障参数发送给故障注入器；步骤二、故障注入器将数据返回给宿主机6，获取故障注入结果。
具体实施方式
六本实施方式对实施方式五作进一步说明，步骤一中的故障注入命令包括注入开始、注入暂停和注入结束命令；故障参数包括故障持续时间、故障间隔时间、故障类型和故障注入时刻。
具体实施方式
七下面结合图6说明本实施方式，本实施方式对实施方式五作进一步说明，宿主机6发送给故障注入器的故障注入命令和故障参数的形成过程为步骤11、用户界面模块6-1接收用户输入的故障注入命令和参数，并发送给参数收集模块6-3 ;步骤12、参数收集模块6-3将收集到的故障注入命令和参数发送给故障注入模块 6-4 ；步骤13、故障注入模块6-4识别故障注入的命令和参数，并将其转化成数据流分别传输给通信模块6-6和数据分析模块6-2 ；步骤14、通信模块6-6通过RS232串行总线将故障注入命令和参数发送给1394故障注入器，进行故障注入。
具体实施方式
八下面结合图7说明本实施方式，本实施方式对实施方式五作进一步说明，步骤二中的故障注入结果的获取过程为步骤21、通信模块6-6接收1394故障注入器的反馈数据，并发送给结果回收模块 6-5 ；步骤22、数据分析模块6-2接收结果回收模块6-5的发送的反馈数据，并和故障注入模块6-4发送的故障注入的命令和参数进行对比分析，来验证故障注入的正确性，获取
故障注入结果。
权利要求
1.一种1394总线的故障注入装置，其特征在于，它包括1394故障注入器和宿主机 (6)，1394故障注入器包括FPGA(l)、第一物理层接口芯片(2)、第二物理层接口芯片(3)、 SRAM (4)禾口 EEPROM (5)，FPGA⑴的逻辑保存输入输出端与EEPR0M(5)的输入输出端相连，FPGA⑴的数据缓冲输入输出端与SRAM(4)的输入输出端相连，FPGA(I)的第一 1394芯片输入输出端与第一物理层接口芯片(2)的第一输入输出端相连，第一物理层接口芯片(2)的第二输入输出端为第一 1394总线接口，FPGA(I)的第二 1394芯片输入输出端与第二物理层接口芯片(3)的第一输入输出端相连，第二物理层接口芯片(3)的第二输入输出端为第二 1394总线接口，FPGA(I)通过RS232串行总线与宿主机(6)相连。
2.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，FPGA(I)包括主控模块(1-1)、FPGA故障注入模块(1-2)、SRAM控制器(1-3)、第一 PHY/LINK接口模块 (1-4)和第二 PHY/LINK 接口模块(1-5)，FPGA故障注入模块(1-2)的第一输入输出端与主控模块(1-1)相连，主控模块(1-1) 的通过RS232串行总线与宿主机(6)相连，FPGA故障注入模块(1-2)的第二输入输出端与SRAM控制器(1_3)的第一输入输出端相连，SRAM控制器(1-3)的第二输入输出端与SRAM(4)相连；FPGA故障注入模块(1-2)的第三输入输出端与第一 PHY/LINK接口模块(1-4)的第一输入输出端相连，第一 PHY/LINK接口模块(1-4)的第二输入输出端与第一物理层接口芯片(2)相连；FPGA故障注入模块(1-2)的第四输入输出端与第二 PHY/LINK接口模块(1-5)的第一输入输出端相连，第二PHY/LINK接口模块(1-5)的第二输入输出端与第二物理层接口芯片(3)相连。
3.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，宿主机(6)包括用户界面模块(6-1)、数据分析模块(6-2)、参数收集模块(6-3)、故障注入模块(6-4)、结果回收模块(6-5)和通信模块(6-6)，通信模块(6-6)的通信端通过RS232串行总线与1394故障注入器相连，通信模块 (6-6)的故障命令输入端与故障注入模块(6-4)的第一故障命令输出端相连，通信模块 (6-6)的返回数据输出端与结果回收模块(6-5)的输入端相连，结果回收模块(6-5)的输出端与数据分析模块(6-2)的第一输入端相连，故障注入模块(6-4)的第二故障命令输出端与数据分析模块(6-2)的第二输入端相连，数据分析模块(6-2)的输出端与用户界面模块 (6-1)的数据显示输入端相连，用户界面模块(6-1)接收用户输入命令及参数，用户界面模块(6-1)的输出端与参数收集模块(6-3)的输入端相连，参数收集模块(6-3)的输出端与故障注入模块(6-4)的输入端相连。
4.根据权利要求1所述的一种1394总线的故障注入装置，其特征在于，第一物理层接口芯片(2)和第二物理层接口芯片(3)都选用TSB41AB3芯片。
5.基于权利要求1所述的一种1394总线的故障注入装置的故障注入方法，其特征在于，该方法包括以下步骤步骤一、宿主机(6)接收用户的输入命令，并将故障注入命令和故障参数发送给故障注入器；步骤二、故障注入器将数据返回给宿主机(6)，获取故障注入结果。
6.根据权利要求5所述的一种1394总线的故障注入方法，其特征在于，步骤一中的故障注入命令包括注入开始、注入暂停和注入结束命令；故障参数包括故障持续时间、故障间隔时间、故障类型和故障注入时刻。
7.根据权利要求5所述的一种1394总线的故障注入方法，其特征在于，宿主机(6)发送给故障注入器的故障注入命令和故障参数的形成过程为步骤11、用户界面模块(6-1)接收用户输入的故障注入命令和参数，并发送给参数收集模块(6-3)；步骤12、参数收集模块(6-3)将收集到的故障注入命令和参数发送给故障注入模块 (6-4)；步骤13、故障注入模块(6-4)识别故障注入的命令和参数，并将其转化成数据流分别传输给通信模块(6-6)和数据分析模块(6-2)；步骤14、通信模块(6-6)通过RS232串行总线将故障注入命令和参数发送给1394故障注入器，进行故障注入。
8.根据权利要求5所述的一种1394总线的故障注入方法，其特征在于，步骤二中的故障注入结果的获取过程为步骤21、通信模块(6-6)接收1394故障注入器的反馈数据，并发送给结果回收模块 (6-5)；步骤22、数据分析模块(6-2)接收结果回收模块(6-5)的发送的反馈数据，并和故障注入模块(6-4)发送的故障注入的命令和参数进行对比分析，来验证故障注入的正确性，获取故障注入结果。
全文摘要
一种1394总线的故障注入装置及方法，属于电子测试领域，本发明为解决现有技术的测试方法没有综合考虑故障模式各方面因素，因此其评价结果准确性差的问题。本发明的FPGA的逻辑保存输入输出端与EEPROM的输入输出端相连，FPGA的数据缓冲输入输出端与SRAM的输入输出端相连，FPGA的第一1394芯片输入输出端与第一物理层接口芯片的第一输入输出端相连，第一物理层接口芯片的第二输入输出端为第一1394总线接口，FPGA的第二1394芯片输入输出端与第二物理层接口芯片的第一输入输出端相连，第二物理层接口芯片的第二输入输出端为第二1394总线接口，FPGA通过RS232串行总线与宿主机相连。
文档编号G06F11/267GK102222032SQ20111013259
公开日2011年10月19日 申请日期2011年5月20日 优先权日2011年5月20日
发明者刘宏伟, 吴智博, 周海鹰, 左德承, 张展, 杨孝宗, 温东新, 罗丹彦, 舒燕君, 苗百利, 董剑, 钱军 申请人:哈尔滨工业大学