专利名称：一种基于fpga的低成本1553b总线接口电路的制作方法
技术领域：
本实用新型属于总线接ロ电路，具体涉及ー种基于FPGA的低成本1553B总线接ロ电路。
背景技术：
市场上的主流MIL-STD-1553B总线接ロ芯片供应商有DDC公司、CONDOR公司、SBS公司。其中DDC公司的BU-61570、BU-6158、BU-61840系列等接ロ芯片应用较为广泛，主要区别在于对外接ロ形式，而其处理核心功能变化不大；由于国外供应商的垄断导致该类接ロ芯片价格高昂，难以降低系统研制成本。
发明内容本实用新型的目的是为了降低1553B总线接ロ电路成本，提供一种基于FPGA的低成本1553B总线接ロ电路。本实用新型所采用的技术方案是一种基于FPGA的低成本1553B总线接ロ电路，其中包括FPGA芯片，与FPGA芯片相连的1553B集成收发芯片、时钟源、电源复位芯片、FPGA程序加载芯片；1553B集成收发芯片通过两个变压器与外部交换总线数据信号；所述FPGA芯片包括总线接ロ模块、共享存储器、控制状态寄存器管理模块、1553B协议处理模块、与1553B协议处理模块相连的1553B消息处理模块、与时钟源相连的系统时钟模块。如上所述的ー种基于FPGA的低成本1553B总线接ロ电路，其中所述1553B协议处理模块包括系统控制模块、中断管理模块、BC功能模块、RT功能模块、MT功能模块和RTMT功能模块。如上所述的ー种基于FPGA的低成本1553B总线接ロ电路，其中所述BC功能模块包括BC控制状态机、BC发送状态机、BC接收状态机、BC消息队列管理状态机、BC消息类型状态机、BC中断管理状态机、BC错误管理状态机。如上所述的ー种基于FPGA的低成本1553B总线接ロ电路，其中所述时钟源为12M/24M时钟源。本实用新型的有益效果是I.本实用新型硬件简单，有高集成度，通用型高，可应用于多种控制系统的总线连接；极大降低了成本，相对于DDC公司BU-61580系列接ロ芯片，本实用新型的成本仅相当于该类接ロ芯片的1/4。2.本实用新型功能兼容DDC公司BU-61580系列1553B接ロ芯片，可实现对该类产品的无缝替换；且提高了可移植性；3.本实用新型具有体积小，操作灵活的特点，降低了报废率及经济损失，极大地节省了生产成本。
图I为本实用新型提供的一种基于FPGA的低成本1553B总线接ロ电路结构示意图；图2为FPGA内逻辑功能模块示意图。
具体实施方式
以下结合附图和实施例对本实用新型提供的一种基于FPGA的低成本1553B总线接ロ电路进行介绍 如图I所示，一种基于FPGA的低成本1553B总线接ロ电路，包括FPGA芯片，与FPGA芯片相连的1553B集成收发芯片、时钟源、电源复位芯片、FPGA程序加载芯片。1553B集成收发芯片通过两个变压器与外部交换总线数据信号。本实施例中1553B总线接ロ电路采用16位数据异步总线实现与外部处理器的通信。时钟源为FPGA芯片提供时钟信号，电源复位芯片为FPGA芯片提供系统复位信号，FPGA芯片与1553B集成收发芯片可实现1553B逻辑信号的交互，系统对外部处理器的总线信号和控制信号由FPGA芯片提供。其中FPGA是本电路的核心器件，其逻辑功能模块示意图如图2所示，包括总线接ロ模块、共享存储器、控制状态寄存器管理模块、1553B协议处理模块、与1553B协议处理模块相连的1553B消息处理模块、与时钟源相连的系统时钟模块。控制状态寄存器管理模块接收处理器与存储器控制信号，总线接ロ模块在控制状态寄存器管理模块的控制下实现外部总线对寄存器和共享储存器的访问；总线接ロ模块设置了 nWAIT信号，以满足外部处理器与FPGA内部共享储存器读写速度不匹配的问题。1553B协议处理模块主要包括系统控制模块、中断管理模块、BC功能模块、RT功能模块、MT功能模块和RTMT功能模块。其中系统控制模块根据控制状态寄存器管理模块设置初始化1553B协议处理模块的所有状态机，配置系统工作模式，井根据各模式下工作状态信息控制中断管理模块产生中断信号。BC功能模块实现总线控制器功能，负责向RT远程终端发起响应；BC功能模块包括BC控制状态机、BC发送状态机、BC接收状态机、BC消息队列管理状态机、BC消息类型状态机、BC中断管理状态机、BC错误管理状态机。RT功能模块作为远程終端根据自身RT地址对总线发起的事务作出响应；MT功能模块负责实现对总线上的任何消息进行监控；RTMT功能模块根据自身RT地址响应总线事务的同时，还能监视总线上的消息。综上所述，FPGA内部逻辑功能兼容BU-81580系列芯片功能；在满足通用对1553B总线功能需求的基础上，极大降低了生产成本。通过采用现场可编程逻辑阵列器件，结合1553B集成收发芯片、电源复位芯片、变压器、时钟源等电路，实现1553B总线BC/RT/RTMT/MT功能。时钟源可为12M/24M时钟源，可通过FPGA芯片内部寄存器进行选择。
权利要求1.一种基于FPGA的低成本1553B总线接ロ电路，其特征在于包括FPGA芯片，与FPGA芯片相连的1553B集成收发芯片、时钟源、电源复位芯片、FPGA程序加载芯片；1553B集成收发芯片通过两个变压器与外部交换总线数据信号；所述FPGA芯片包括总线接ロ模块、共享存储器、控制状态寄存器管理模块、1553B协议处理模块、与1553B协议处理模块相连的1553B消息处理模块、与时钟源相连的系统时钟模块。
2.根据权利要求I所述的ー种基于FPGA的低成本1553B总线接ロ电路，其特征在于所述1553B协议处理模块包括系统控制模块、中断管理模块、BC功能模块、RT功能模块、MT功能模块和RTMT功能模块。
3.根据权利要求2所述的ー种基于FPGA的低成本1553B总线接ロ电路，其特征在于所述BC功能模块包括BC控制状态机、BC发送状态机、BC接收状态机、BC消息队列管理状态机、BC消息类型状态机、BC中断管理状态机、BC错误管理状态机。
4.根据权利要求I所述的ー种基于FPGA的低成本1553B总线接ロ电路，其特征在于所述时钟源为12M/24M时钟源。·
专利摘要本实用新型属于总线接口电路，具体涉及一种基于FPGA的低成本1553B总线接口电路。目的是为了降低1553B总线接口电路成本，提高其通用型。该总线接口电路，包括FPGA芯片，与FPGA芯片相连的1553B集成收发芯片、时钟源、电源复位芯片、FPGA程序加载芯片；1553B集成收发芯片通过两个变压器与外部交换总线数据信号；所述FPGA芯片包括总线接口模块、共享存储器、控制状态寄存器管理模块、1553B协议处理模块、与1553B协议处理模块相连的1553B消息处理模块、与时钟源相连的系统时钟模块。本实用新型硬件简单，有高集成度，通用型高，可应用于多种控制系统的总线连接；且具有体积小，操作灵活的特点，降低了报废率及经济损失，极大地节省了生产成本。
文档编号G06F13/40GK202453880SQ20112041752
公开日2012年9月26日 申请日期2011年10月28日 优先权日2011年10月28日
发明者袁盾, 鞠浩 申请人:中国航天科工集团第三研究院第八三五七研究所