一种ldmos阵列的仿真方法
【专利摘要】本发明公开了一种LDMOS阵列的仿真方法，针对该种LDMOS版图阵列结构，根据版图中可变宽度的尺寸Wy和拱形门个数N，建立了一宏模型，该宏模型中内嵌了该种LDMOS的漏端漂移区的总等效宽度的计算公式，并内嵌了等效沟道宽度为该种LDMOS的漏端漂移区的总等效宽度的LDMOS子电路模型，使用户仅需输入版图中的局部可调节变量，即可自动计算该LDMOS阵列的漏端漂移区的总等效宽度，并且输出该LDMOS阵列对应的仿真电特性结果，同时又在模型中添加了修正参数，通过拟合的方式提高了模型灵活性和精度，使设计者非常方便的仿真该种LDMOS阵列不同尺寸的情况下的电流，提高了设计效率。
【专利说明】一种LDMOS阵列的仿真方法
【技术领域】
[0001]本发明涉及半导体仿真测试技术，特别涉及一种LDMOS阵列的仿真方法。
【背景技术】
[0002]LDMOS (Lateral Diffused Medal Oxide Semiconductor,横向扩散金属氧化物半 导体)在模拟电路中的电源电路设计中有着广泛的应用，LDMOS能够耐高压并且能够通过 阵列排布提供非常大的驱动电流，在电路设计时，在版图上将LDMOS进行有技巧的排列后 会得到一种特殊的阵列结构，而设计者针对这种阵列结构会作为独立的单元库去调用。
[0003]常见的一种LDMOS阵列的结构如图1、图2所示，该种LDMOS阵列由许多单个的 LDMOS并联而成，该种LDMOS阵列包括漏端漂移区15、漏端金属层14、N个拱形门13、N+1排 纵向漏端接触孔11、N+2排纵向源端接触孔10、一源端焊垫(PAD) 20，N为大于等于2的正 整数；
[0004]相邻两排纵向漏端接触孔11顶端之间分别设置有一个拱形门13，各拱形门13的 底端齐平；
[0005]N+1排纵向漏端接触孔11沿纵向分布在漏端漂移区15内并且等间隔；
[0006]N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组 成；缩短纵向漏端接触孔的底端下方形成有一源端焊垫(PAD) 20，缩短纵向漏端接触孔底 端到拱形门13的底端的最短距离短于常规纵向漏端接触孔底端到拱形门13的底端的最短 距离，各常规纵向漏端接触孔底端到拱形门13的底端的最短距离相等；
[0007]漏端金属层14覆盖在漏端接触孔和拱形门13上方，因为连线需要拐弯，漏端金属 层14的上端角部为弧形；
[0008]相邻两排纵向源端接触孔10之间的漏端漂移区15的长度相等；
[0009]图2和图1结构一样但是拱形门个数N不同，图1中的该种LDMOS阵列的拱形门 13个数N为3，图2中的该种LDMOS阵列的拱形门13个数N为4。
[0010]该LDMOS阵列的源端接触孔10分别通过版图拼凑后由源端焊垫(PAD)引出，Wy为 该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距离，Wy是版图中已定 义的局部可调节变量，图中拱形门13中间为镂空并生长有场氧化层，目的是减少漏端寄生 电阻，拱形门个数N为版图中已定义的整数变量。
[0011]该种LDMOS阵列的结构，受拱形门13及漏端金属层14的影响，在版图的拱形门13 之上的LDMOS的漏端漂移区15形状比较特殊，电流从漏端流到源端的分布不均匀，因此该 区域的该种LDMOS阵列的漏端漂移区的等效宽度较难计算。而且，拱形门的个数N不同，该 种LDMOS阵列的漏端漂移区的总等效宽度也不同。
[0012]由于无法精确计算该种LDMOS阵列的漏端漂移区的总等效宽度，难以为该种 LDMOS阵列作仿真。
【发明内容】
[0013]本发明要解决的技术问题是提供一种LDMOS阵列的仿真方法，便于对该种LDMOS 阵列的进行仿真。
[0014]为解决上述技术问题，本发明提供了一种LDMOS阵列的仿真方法，该种LDMOS阵列，是由多个单个的LDMOS并联而成；
[0015]该种LDMOS阵列，包括漏端漂移区、漏端金属层、N个拱形门、N+1排纵向漏端接触 ?L、N+2排纵向源端接触孔，N为大于等于2的整数；
[0016]相邻两排纵向漏端接触孔顶端之间分别设置有一个拱形门，各拱形门的底端齐平;
[0017]N+1排纵向漏端接触孔沿纵向分布在漏端漂移区内并且等间隔；
[0018]N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组成；
[0019]缩短纵向漏端接触孔底端到拱形门的底端的最短距离等于常规纵向漏端接触孔底端到拱形门的底端的最短距离，各常规纵向漏端接触孔底端到拱形门的底端的最短距离相等；
[0020]漏端金属层覆盖在漏端接触孔和拱形门上方，漏端金属层的上端角部为弧形；
[0021]相邻两排纵向源端接触孔之间的漏端漂移区的长度相等；
[0022]该种LDMOS阵列的仿真方法，包括以下步骤:
[0023]一.构建数学式:
[0024]Wt= (2*Wy* (N+1) _2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;
[0025]其中Wt为该种LDMOS阵列的漏端漂移区的总等效宽度，Wy为该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距离，N为拱形门的数量，Wx为相邻两排纵向源端接触孔之间的漏端漂移区的长度，Wl为拱形门底端至漏端金属层的上端弧形角部的圆弧起始段的垂直距离，W2为常规纵向漏端接触孔底端到拱形门的底端的最短距离减去缩短纵向漏端接触孔底端到拱形门的底端的最短距离的差，Wf为修正参数；
[0026]二.建立一 LDMOS子电路模型，该LDMOS子电路模型的等效沟道宽度为公式I定义的Wt ；
[0027]三.建立一宏模型，所述LDMOS子电路模型内嵌在该宏模型中，该宏模型以Wy、N 为变量；
[0028]四.利用所述宏模型，通过改变Wy、N的值，由内嵌在该宏模型中的所述LDMOS子电路模型，对各种拱形门底端到常规纵向漏端接触孔的底端的最短距离、各种拱形门的数量的该种LDMOS阵列进行仿真。
[0029]较佳的，可以利用所述宏模型，仿真多组不同的Wy和/或N的该种LDMOS阵列在相同偏压下的饱和电流值，通过同实际检测的相应该种LDMOS阵列在相同偏压下的饱和电流值的拟合，校正修正参数W。
[0030]较佳的，所述LDMOS子电路模型，由一基本MOS管、一源端寄生电阻、一漏端寄生电阻组成，源端寄生电阻串接在该LDMOS子电路的源端同基本MOS管源端之间，漏端寄生电阻串接在该LDMOS子电路的漏端同基本MOS管漏端之间，该LDMOS子电路的源端同基本MOS 管的衬底短接。
[0031]较佳的，所述基本MOS管采用BSM3模型。[0032]较佳的，所述LDMOS子电路模型、所述宏模型用SPICE语言建立。
[0033]本发明的一种LDMOS阵列的仿真方法，针对该种LDMOS版图阵列结构，根据版图中 可变宽度的尺寸Wy和拱形门个数N，建立了一宏模型，该宏模型中内嵌了该种LDMOS的漏 端漂移区的总等效宽度的计算公式，并内嵌了等效沟道宽度为该种LDMOS的漏端漂移区的 总等效宽度的LDMOS子电路模型，使用户仅需输入版图中的局部可调节变量，即可自动计 算该LDMOS阵列的漏端漂移区的总等效宽度，并且输出该LDMOS阵列对应的仿真电特性结 果，同时又在模型中添加了修正参数，通过拟合的方式提高了模型灵活性和精度，使设计者 非常方便的仿真该种LDMOS阵列不同尺寸的情况下的电流，提高了设计效率。
【专利附图】
【附图说明】
[0034]为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的 介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人 员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1是有三个拱形门的一种LDMOS阵列的结构示意图；
[0036]图2是有四个拱形门的一种LDMOS阵列的结构示意图；
[0037]图3是该种LDMOS阵列的LDMOS子电路模型示意图；
[0038]图4是该种LDMOS阵列的宏模型的仿真饱和电流同实测饱和电流在不同Wy下的 比对示意图。
【具体实施方式】
[0039]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。应当 理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不 冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于本发明中的实施 例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
[0040]实施例一
[0041 ] 一种LDMOS阵列的结构如图1、图2所示，该种LDMOS阵列由多个单个的LDMOS并 联而成，该种LDMOS阵列包括漏端漂移区15、漏端金属层14、N个拱形门13、N+1排纵向漏 端接触孔11、N+2排纵向源端接触孔10、一源端焊垫(PAD) 20，N为大于等于2的整数；
[0042]相邻两排纵向漏端接触孔11顶端之间分别设置有一个拱形门13，各拱形门13的 底端齐平，中间为镂空并生长有场氧化层，目的是减少漏端寄生电阻；
[0043]N+1排纵向漏端接触孔11沿纵向分布在漏端漂移区15内并且等间隔；
[0044]N+1排纵向漏端接触孔沿纵向分布在漏端漂移区内并且等间隔；
[0045]N+1排纵向漏端接触孔11由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔 组成，缩短纵向漏端接触孔的底端下方形成有一源端焊垫(PAD) 20，缩短纵向漏端接触孔底 端到拱形门13的底端的最短距离短于常规纵向漏端接触孔底端到拱形门13的底端的最短 距离，各常规纵向漏端接触孔底端到拱形门13的底端的最短距离相等；
[0046]漏端金属层14覆盖在漏端接触孔和拱形门13上方，因为连线需要拐弯，漏端金属 层14的上端角部为弧形；[0047]相邻两排纵向源端接触孔10之间的漏端漂移区15的长度相等；
[0048]图1中的该种LDMOS阵列的拱形门13个数N为3，图2中的该种LDMOS阵列的拱 形门13个数N为4。
[0049]该种LDMOS阵列的仿真方法，包括以下步骤:
[0050]一.构建数学式:
[0051 ] Wt= (2*Wy* (N+1) _2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;
[0052]其中Wt为该种LDMOS阵列的漏端漂移区的总等效宽度，Wy为该种LDMOS阵列的拱 形门底端到常规纵向漏端接触孔的底端的最短距离，N为拱形门的数量，Wx为相邻两排纵 向源端接触孔之间的漏端漂移区的长度，Wl为拱形门底端至漏端金属层的上端弧形角部的 圆弧起始段的垂直距离，W2为常规纵向漏端接触孔底端到拱形门的底端的最短距离减去缩 短纵向漏端接触孔底端到拱形门的底端的最短距离的差，Wf为修正参数；Wf用于模拟漏端 金属层的上端弧形角部的圆弧起始段至漏端漂移区顶端边缘的漏端漂移区的等效宽度；
[0053]二.建立一 LDMOS子电路模型，该LDMOS子电路模型的等效沟道宽度为公式I定 义的Wt ；
[0054]三.建立一宏模型，所述LDMOS子电路模型内嵌在该宏模型中，该宏模型以Wy、N 为变量；
[0055]四.利用所述宏模型，通过改变Wy、N的值，由内嵌在该宏模型中的所述LDMOS子 电路模型，对各种拱形门底端到常规纵向漏端接触孔的底端的最短距离、各种拱形门的数 量的该种LDMOS阵列进行仿真。
[0056]实施例二
[0057]利用所述宏模型，仿真多组不同的Wy和/或N的该种LDMOS阵列在相同偏压下的 饱和电流值，通过同实际检测的相应该种LDMOS阵列在相同偏压下的饱和电流值的拟合， 校正修正参数Wf，最终使该宏模型在各种不同的Wy和N条件下都能获得较好的精度，如图4。
[0058]实施例三
[0059]所述LDMOS子电路模型，可以如图3所示，由一基本MOS管、一源端寄生电阻RS、一 漏端寄生电阻Rdrift组成，源端寄生电阻RS串接在该LDMOS子电路的源端S同基本MOS 管源端SI之间，漏端寄生电阻Rdrift串接在该LDMOS子电路的漏端D同基本MOS管漏端 DI之间，该LDMOS子电路的源端S同基本MOS管的衬底SUB短接；
[0060]所述基本MOS管可以采用业界常用的BSM3模型。
[0061]较佳的，所述LDMOS子电路模型、所述宏模型用SPICE语言建立。
[0062]本发明的一种LDMOS阵列的仿真方法，首先根据该种LDMOS阵列的版图的特点， 制定该种LDMOS阵列的漏端漂移区的总等效宽度Wt的计算公式:Wt=(2*Wy*(N+l)-2*W2) + (2*Wl) + (2*(N-l)*Wx) + (2*Wf)，其中N、Wy为变量，N表示拱形门个数，Wy表示版图中可变 宽度的尺寸，它代表该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距 离，ffl, W2, Wx分别为版图中的固定长度，为常数，Wf是公式中人为添加进去的修正参数，Wf 用于模拟漏端金属层的上端弧形角部的圆弧起始段至漏端漂移区顶端边缘的漏端漂移区 的等效宽度，因为漏端金属层的上端弧形角部的漏端漂移区是不规则几何图形，因此Wf需 要通过二组以上不同的Wy的结构测试得到的该种LDMOS阵列的饱和电流值，用模型拟合的方法得出。
[0063]然后建立等效沟道宽度为该计算公式定义的Wt的LDMOS子电路模型；再将该 LDMOS子电路模型内嵌在一宏模型中，并且将该LDMOS子电路模型中的漏端漂移区的总等 效宽度Wt的计算公式中的Wy和N变量，定义到该宏模型中，使用户在使用的时候需输入这 两个变量值，宏模型会将这两个外部变量传递到内嵌的LDMOS子电路模型，LDMOS子电路模 型即可在内部自行运算，完成该种LDMOS阵列的仿真，类似黑匣子结构，无需人工计算，非 常方便。
[0064]本发明的一种LDMOS阵列的仿真方法，针对该种LDMOS版图阵列结构，根据版图中 可变宽度的尺寸Wy和拱形门个数N，建立了一宏模型，该宏模型中内嵌了该种LDMOS的漏 端漂移区的总等效宽度的计算公式，并内嵌了等效沟道宽度为该种LDMOS的漏端漂移区的 总等效宽度的LDMOS子电路模型，使用户仅需输入版图中的局部可调节变量，即可自动计 算该LDMOS阵列的漏端漂移区的总等效宽度，并且输出该LDMOS阵列对应的仿真电特性结 果，同时又在模型中添加了修正参数，通过拟合的方式提高了模型灵活性和精度，使设计者 非常方便的仿真该种LDMOS阵列不同尺寸的情况下的电流，提高了设计效率。
[0065]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种LDMOS阵列的仿真方法，该种LDMOS阵列，是由多个单个的LDMOS并联而成；该种LDMOS阵列，包括漏端漂移区、漏端金属层、N个拱形门、N+1排纵向漏端接触孔、 N+2排纵向源端接触孔，N为大于等于2的整数；相邻两排纵向漏端接触孔顶端之间分别设置有一个拱形门，各拱形门的底端齐平；N+1排纵向漏端接触孔沿纵向分布在漏端漂移区内并且等间隔；N+1排纵向漏端接触孔由一排缩短纵向漏端接触孔和N排常规纵向漏端接触孔组成； 缩短纵向漏端接触孔底端到拱形门的底端的最短距离等于常规纵向漏端接触孔底端到拱形门的底端的最短距离，各常规纵向漏端接触孔底端到拱形门的底端的最短距离相等;漏端金属层覆盖在漏端接触孔和拱形门上方，漏端金属层的上端角部为弧形；相邻两排纵向源端接触孔之间的漏端漂移区的长度相等；该种LDMOS阵列的仿真方法，其特征在于，包括以下步骤:一?构建数学式:Wt= (2*Wy* (N+1) -2*W2) + (2*W1) + (2* (N-1) *Wx) + (2*fff) 公式 I ;其中Wt为该种LDMOS阵列的漏端漂移区的总等效宽度，Wy为该种LDMOS阵列的拱形门底端到常规纵向漏端接触孔的底端的最短距离，N为拱形门的数量，Wx为相邻两排纵向源端接触孔之间的漏端漂移区的长度，Wl为拱形门底端至漏端金属层的上端弧形角部的圆弧起始段的垂直距离，W2为常规纵向漏端接触孔底端到拱形门的底端的最短距离减去缩短纵向漏端接触孔底端到拱形门的底端的最短距离的差`，Wf为修正参数；二.建立一LDMOS子电路模型，该LDMOS子电路模型的等效沟道宽度为公式I定义的Wt ；三.建立一宏模型，所述LDMOS子电路模型内嵌在该宏模型中，该宏模型以Wy、N为变量;四.利用所述宏模型，通过改变Wy、N的值，由内嵌在该宏模型中的所述LDMOS子电路模型，对各种拱形门底端到常规纵向漏端接触孔的底端的最短距离、各种拱形门的数量的该种LDMOS阵列进行仿真。
2.根据权利要求1所述的一种LDMOS阵列的仿真方法，其特征在于，利用所述宏模型，仿真多组不同的Wy和/或N的该种LDMOS阵列在相同偏压下的饱和电流值，通过同实际检测的相应该种LDMOS阵列在相同偏压下的饱和电流值的拟合，校正修正参数W。
3.根据权利要求2所述的一种LDMOS阵列的仿真方法，其特征在于，所述LDMOS子电路模型，由一基本MOS管、一源端寄生电阻、一漏端寄生电阻组成，源端寄生电阻串接在该LDMOS子电路的源端同基本MOS管源端之间，漏端寄生电阻串接在该 LDMOS子电路的漏端同基本MOS管漏端之间，该LDMOS子电路的源端同基本MOS管的衬底短接。
4.根据权利要求3所述的一种LDMOS阵列的仿真方法，其特征在于，所述基本MOS管采用BSM3模型。
5.根据权利要求3任一项所述的一种LDMOS阵列的仿真方法,其特征在于，所述LDMOS子电路模型、所述宏模型用SPICE语言建立。
6.根据权利 要求1到5任一项所述的一种LDMOS阵列的仿真方法,其特征在于， 该种LDMOS阵列的拱形门个数N为3或4。
【文档编号】G06F17/50GK103455648SQ201210181570
【公开日】2013年12月18日 申请日期:2012年6月5日 优先权日:2012年6月5日
【发明者】王正楠 申请人:上海华虹Nec电子有限公司