专利名称：射频识别标签的通电时序的制作方法
技术领域：
本发明一般涉及射频识别(RFID)标签和系统的领域。本发明尤其涉及RFID标签的许多电路改进以优化性能。
背景技术：
在本领域众所周知，基本的RFID系统包括三个部件天线或线圈；具有解码器的收发器，即RFID阅读器；利用独特信息编程的应答器，即RFID标签。将RFID标签分类为有源的或无源的。有源RFID标签通过内部电池供电，且通常可被读/写，即可以重写和/或修改标签数据。无源RFID标签不利用分开的外部电源工作，获得阅读器所产生的运行功率。在图I中示出典型的无源RFID标签的示例。标签100包括连接至模拟前端电路104的天线102，模拟前端电路104通过接收(RX)和发送(TX)路径与数字和存储电路106通信。目前，大多数无源RFID标签使用某种电可擦可编程只读存储器(EEPROM)，例如闪存。尽管至今，EEPROM存储器已用在无源RFID标签的应用中，但是RFID的更大的数据吞吐量的需要不断增加。例如可以在工厂环境和高速公路收费站中看出这点。基于EEPROM的无源RFID标签是缓慢的的且可不适合于较高吞吐量的应用。或者，更快的存储器技术，例如FRAM(铁电随机存取存储器)存储器存在，理想地适合于这些新的较高速RFID应用。然而，对于基于FRAM的集成电路，RFID环境是极具挑战性的，不仅对于例如工艺角(processcorner)不同、温度不同和低功率工作的限制的一般挑战，而且对于导致与RFID标签上的可用电源中断的和RFID阅读器的不良接触。因此，所期望的是对于RFID标签的电路改进，该电路改进将在挑战性的RFID环境中提供稳健的操作，同时利用FRAM存储器的优势。
发明内容
因此，本发明针对RFID应用的时序控制电路，该时序控制电路基本上消除了因相关领域的局限性和缺点而产生的一个或多个问题。RFID芯片的时序控制电路包括输入节点，所述输入节点用以接收来自整流器的外部电压；带隙电路，所述带隙电路连接所述输入节点；带隙准备电路，所述带隙准备电路连接所述带隙电路；旋转滤波器，所述旋转滤波器具有连接所述输入节点和所述带隙准备电路的输入端；滤波电容器，所述滤波电容器连接所述旋转滤波器的输出端；以及LDO调节器，所述LDO调节器具有连接所述旋转滤波器的输出端的输入端，具有若干用以在存储器部分和数字电路部分中使用的已调电压且用以产生复位信号。应当理解，前面的一般描述和下面的详细描述都是示例性的和说明性的，且意图提供所要求保护的本发明的进一步说明。
附图示出本发明的实施方式，并连同下文描述来阐述本发明的原理，所包括的附图用以提供本发明的进一步理解并且并入本说明书且构成本说明的一部分。
在附图中图I为现有技术的基于EEPROM的无源RFID标签的方框图；图2A为根据本发明的基于FRAM存储器的无源RFID标签的总体方框图；图2B为在图2A中所涉及的基于FRAM存储器的无源RFID标签的第一部分的更详细的方框图；图2C为在图2B中所涉及的基于FRAM存储器的无源RFID标签的第二部分的更详细的方框图；图3为根据本发明的低功率电压调节器和缓冲器级的示意图；图4为根据本发明的低功率电压调节器和射极跟随器级的示意图；图5为示出根据本发明的低功率电压调节器的工作的VDD_REG和ILoad的曲线图；图6为标识了图7的曲线图中所使用的电压和电流的晶体管的示意图；图7为根据本发明的例如在低功率电压调节器中所使用的晶体管的亚阈工作的曲线图；图8为根据本发明的低功率电压调节器的实施方式的详细的晶体管级的示意图；图9为根据本发明的RFID标签的钳位电路的示意图；图10为根据现有技术的因迟缓的钳位电路而产生的RFID的VDDR电源中的过冲瞬态的时序图；图11为根据本发明的利用有源的且动态的钳位响应于快速RF上升的VDDR的时序图；图12为根据本发明的RFID标签的通电时序电路的示意图；图13为与图12的电路相关的时序图；图14为根据本发明的通电复位电路的示意图；图15为与图14的电路相关的时序图；图16为根据本发明的状态机的方框图；图17为与图16的状态机相关的时序图；图18为与图14的通电复位电路相关的时序图；图19为根据本发明的RFID标签的和电源一起使用的第一延时电路的实施方式的示意图；图20为与图19的延时电路相关的时序图；图21为根据本发明的RFID标签的和电源一起使用的第二延时电路的实施方式的示意图；图22为与图21的延时电路相关的时序图；图23为根据本发明的RFID标签的和电源一起使用的第三延时电路的实施方式的示意图；图24为与图23的延时电路相关的时序图；
图25为根据本发明的级联的延时电路的实施方式的示意图；图26为与图25的级联的延时电路相关的时序图；图27为根据本发明的带隙准备电路的示意图；图28为和图27的带隙准备电路一起使用的逻辑电路的示意图；图29为与本发明的带隙准备电路相关的时序图；图30为现有技术的解调电路的示意图；图31为与图30的现有技术的解调电路相关的时序图；图32为与图30的现有技术的解调电路相关的时序图；图33为根据本发明的动态调整RFID解调电路的示意图；图34 图36为与根据本发明的动态调整RFID解调电路相关的时序图；图37A和图37B为现有技术的分路调节器的示意图；图38为根据本发明的具有分流输出的整流电路输出所驱动的分路调节器的示意图；以及图39和图40为与图38的分路调节器相关的时序图。
具体实施例方式下面参照图2A，根据本发明的无源RFID标签200包括天线202、模拟前端204和数字部分206，数字部分206包括数字控制电路和FRAM存储器并使用RX路径和TX路径与模拟前端204通信。参照图2B，RFID标签200的第一部分208的更详细的方框图包括整流器210、包括两个下文将更详细描述的二极管的分流输出212、有源钳位214和连接至VDDR电源的动态钳位218，下文也将更详细地描述。整流器的输出也连接至用以提供数字输出的解调器216，下文也将更详细地描述解调器216。参照图2C，RFID标签200的第二部分220的更详细的方框图包括都连接至VDDR电源的旋转滤波器(slew filter)224和带隙电路222，下文都将更详细地描述旋转滤波器224和带隙电路222。旋转滤波器的输出连接至用以提供VDDM供电电压的VDDM调节器226。反过来，VDDD调节器连接至VDDM供电电压延时电路232和延时电路234。下文将更详细地描述这些电路的目的和性质。VDDMP0K电路238接收VDDM信号、VBG信号和DLY2信号，并提供VDDMP0K信号。延时电路240接收VDDMP0K信号，并提供GEN2P0K信号。复位电路242接收GEN2P0K信号和VDDMP0K信号，以提供RESET信号。最后，电路236接收VDDMP0K信号、GEN2P0K信号和P0RBTHRESH信号，以提供VDDD PORB信号。下文将更详细地阐述所有这些信号和电路的性质。电路230监控VDDD阈值。下面参照图3，低功率电压调节器300包括用以提供已调输出电压(VDD_REG)的输出节点，在输出节点和地端之间所连接的串联的第一极性类型(P沟道)的第一二极管接法(diode-connected)晶体管Ql和第二极性类型(N沟道)的第二二极管接法晶体管Q2。偏置电流Ibias具有用以将第一二极管接法晶体管和第二二极管接法晶体管偏置在亚阈工作模式中的值，下文将更详细地阐述。可以使用带隙电路或现有技术中已知的其它偏置电流电路产生Ibias电流。缓冲放大器302连接至所述输出节点以提供低阻抗的已调输出电压。下面参照图4，低功率电压调节器400包括用以提供已调输出电压(VDD_REG)的输出节点以及在输出节点和地端之间所连接的串联的第一极性类型(P沟道)的第一二极管接法晶体管Ql和第二极性类型(N沟道)的第二二极管接法晶体管Q2。提供二极管D3以补偿在Q3中所历经的压降给已调电压VDD_REG。偏置电流Ibias具有用以将第一二极管接法晶体管和第二二极管接法晶体管偏置在亚阈工作模式(或其它模式)中的值，这和二极管D3将在下文更详细地予以阐述。射极跟随器级晶体管Q3 (通过二极管D3)连接至输出节点， 以提供低阻抗的已调输出电压。下面参照图5，重要的是应当注意，尽管标为Ibias的偏置电流可能为恒定的，但晶体管Ql和晶体管Q2两端的总电压不是恒定电压。因此，图4的电路不是恒定电压发生器。在一;〖亘定的偏置电流下，在较低的温度下，产生较高的总电压V2。在同一;〖亘定的偏置电流下，在较高的温度下，产生较低的总电压％。因此，总电压随温度升高而降低。电压VDD_REG为温度补偿电压，这有助于提供稳定的电路性能。在较低温度下，提供较高的VDD_REG电压以补偿相对较缓慢的晶体管。在较高温度下，提供较低的VDD_REG电压以补偿相对较快速的晶体管。Ibias的强度也将Ql和Q2的工作模式设置为亚阈模式或较高功率模式。下面参照图6，示出的晶体管标识出其漏源电流(IDS)、漏源电压(Vds)和栅源电压(VGS)。下面参照图7，示出的曲线图绘出晶体管的响应于栅源电压的漏源电流。示出阈值电压VTHKESH(M。在阈值电压之上，晶体管工作在“平方律”工作模式中。在阈值电压之下，晶体管工作在指数工作模式中，装置的泄漏电流形成电流下限。在图4的电路中，限制流经Ql和Q2及串联的二极管D3的偏置电流，以使这些晶体管工作在很低功率运作的亚阈工作模式中。这确保图4的电路运行低功率模式，在RFID标签中这是至关重要的，因为电路工作的可用能量是极其有限的。随着Ibias更大，获得更高功率、更高性能的电路工作。下面参照图8，示出低功率电压调节器800的实施方式的详细的晶体管级的示意图。低功率电压调节器800包括在输出节点和地端之间所连接的串联的第一极性类型(P沟道)的第一二极管接法晶体管Ql和第二极性类型(N沟道)的第二二极管接法晶体管Q2。偏置电流发生器I1用于将第一二极管接法晶体管和第二二极管接法晶体管偏置在亚阈工作模式中。在偏置电流I1与第一二极管接法晶体管Ql和第二二极管接法晶体管Q2之间连接有第三二极管接法晶体管(Q3，N沟道)。缓冲放大器(Q4、Q5、12、I3)连接至第三晶体管Q3，以提供已调输出电压VDD_REG。缓冲放大器包括输入晶体管Q4 (N沟道)，Q4的栅极形成缓冲器的输入端，且Q4的源极形成缓冲器用以提供已调输出电压的输出端。还包括反馈晶体管Q5 (P沟道)，其栅极连接输入至晶体管的漏极，其源极用以连接至电源电压，且其漏极连接至输入晶体管Q4的源极。第一缓冲器偏置电流I2连接输入晶体管Q4的漏极，第二缓冲器偏置电流I3连接输入晶体管Q4的源极。第二偏置电流I3的值大于第一偏置电流I2的值。以很低功率运作的电压调节器800的偏置电流的代表值如下=I1SZOnAJ2SZOnA'I3 为 40nA。在图9中示出RFID标签的钳位电路900，钳位电路900包括VDDR电源节点(在图9中未示出的RFID整流电路提供钳位电源电压)、在电源节点和地端之间所连接的动态钳位902和也在电源节点和地端之间所连接的有源钳位904，当RF提供的功率超过工作最低值时，将电源VDDR保持在最大稳态钳位值。动态钳位902包括电容器分压电路，该电路包括在VDDR轨(rail)和地端之间所连接的电容器C91和电容器C92。电阻器R91连接在电容器分压电路的中心抽头节点906处。N沟道的晶体管Q91的栅极在中心抽头节点906处连接电容器分压电路。晶体管Q91的漏极连接VDDR轨，且源极接地。有源钳位包括差分放大器906,差分放大器906的第一输入端在中心抽头节点908处连接包括电阻器R92和电阻器R93的电阻分压器，第二输入端用以接收基准电压VREF，输出端连接用以提供钳位VDDR电压的P沟道的晶体管Q92。差分放大器906可以为运算放大器。晶体管Q92的栅极连接差分放大器906的输出端，在该晶体管的源极提供钳位VDDR电压，且该晶体管的漏极接地。在VDDR和地端之间连接保持电容器C93。在以下部分中也将钳位VDDR称为“VDD”。下面参照图10，示出因现有技术的钳位电路的不合需要的迟缓响应而产生的VDD钳位电源电压中的过冲瞬态。只有在经历了可严重影响下游电路的重大过冲之后，电源电 压波形1002才能达到合意的最终VDD电平。下面参照图11，示出包括不合需要的过冲的现有技术的VDD电压波形1102和根据本发明的利用有源且动态的钳位所钳位的VDD电压波形1104。应当注意，电压波形1104具有大大降低的过冲。因此，根据本发明的RFID标签的钳位方法包括从RFID整流器提供在非钳位条件下具有过冲的电源电压，并删去RFID整流器在过冲时期内所得到的多余的能量，以防止过冲和防止过度驱动时序RFID电路。使用与有源钳位级联的动态钳位提供该方法。动态钳位包括用以从RFID整流器的输出中分流出快速上升的初始能量的NMOS晶体管，且还包括用以在过冲时期之后关断NMOS晶体管的泄漏路径。换言之，根据本发明的RFID标签的钳位方法包括去除RFID整流器从快速上升的RF场所得到的将在预定初始时期产生过冲条件的能量，以防止过冲和防止过度驱动时序RFID电路。下面参照图12，电路1200为根据本发明的RFID标签提供时序控制。在输入节点
(I)处的电压为整流器的动态且有源的钳位输出端所供应的原始电源电压VDDR，即图2B中的电力VDDR。可以在单芯片或双芯片的解决方案中实现电路1200。电路块1202为常见的带隙电路，在节点(2)处连接带隙准备电路1204。下文将更详细地阐述带隙准备电路1204。电路块1206为旋转滤波器(slew filter)，下文将更详细地阐述。旋转滤波器的输出端示为节点(3)，连接至滤波电容器1208。电路块1210为LDO调节器，为存储器电路块1224、数字电压调节器电路块1212产生电力。电路块1210还提供分压(divided down)信号给电路块1214 (比较器)，在该比较器中，将该分压信号与带隙电压进行比较以产生下文进一步所阐述的信号VDDMP0K。“存储器VDDM”电压意味着提供给存储器的电压。注意，FRAM存储器块1224连接VDDM线。电路块1212为第二调节器，用以在节点(5)处提供已调VDDD电压给块1226所表示的芯片上的数字电路。电路块1214为比较器。示出三个输入端，包括正相输入端、反相输入端和使能输入端。比较器1214的输出为VDDMPOK信号和反相VDDMP0K信号。将VDDMPOK信号节点标为(6A)。VDDMPOK信号名称意味着“VDDM电力是可以的”(“VDDMPower is 0K”)。块1216和块1218为延时电路，下文将更详细地阐述。电路块1220也为延时电路。延时电路1220可以为使用电流源和电容器的简单的模拟延时器，且用于在所示的节点(6B)处产生GEN2P0K信号。块1222为电压监控器，下文将更详细地描述。最后，示出复位信号发生块1228，以在节点1808处产生复位信号。图13为与图12相关的时序图，其中，示出节点(I)、节点(2)、节点(3)、节点(4)和节点(5)的节点波形。将相应波形命名为1302、1304、1306、1308和1310。与图12的电路相关的一个最重要的功能是通过适当地关闭存储器来保护FRAM存储器免受任何内容损失。换言之，当存储器电压低于一定值时，防止新的存储器访问。只有当VDDM高于第一阈值且保持该值时，存储器才能工作。当VDDM降到第二阈值之下时，停止存储器的工作。
下面参照图14，示出电压监控器电路，该电路包括晶体管Q 1402、电容器1404和数字电路，该数字电路包括反相器1406和反相器1408以及用以产生POR信号的或门1410。下面参照图15，示出与图14的监控器电路相关的波形1502。下面参照图16，示出状态机1600，状态机1600接收所有不同的时序输入，并产生VDDD_P0RB信号。状态机1600根据以下规则工作如果P0RB_THRESH为低，则状态机的输出为低。如果P0RB_THRESH 为高，则如果其它两个输入信号为高，则输出为高。如果其它两个输入信号为低，则输出为低。如果所述两个输入信号中只有一个为高，贝Ij输出为高。下面参照图17，示出与图16的状态机相关的时序图。尤其示出关于VDDMPOK信号1702和GEN2P0K信号1704的下降沿延迟，该延迟在2微秒飞微秒的范围内。下面参照图18，示出与图12的总体时序电路相关的时序图，该时序图包括输入VDDRAM 电压、VDDMPOK 信号 1804、GEN2P0K 信号 1806 和放电脉冲 1808。下面参照图19，在RFID标签中和电源一起使用的第一延迟电路1900包括电源输入端VDD_IN和电源输出端VDD_0UT。在电源输入端VDD_IN和地端之间连接无源电路1902和无源电路1904。晶体管Q1906具有在电源输入端VDD_IN和电源输出端VDD_0UT之间所连接的电流路径以及连接至无源电路的中间节点1908的控制节点。无源电路包括串联的电容器1902和电阻器1904。在电源输入端VDD_IN和中间节点1908之间连接电容器1902。在中间节点1908和地端之间连接电阻器1904。晶体管Q1906为P沟道的晶体管。下面参照图20，示出延迟电路1900的响应。VDD_IN通常由RFID标签上的二极管整流器供应，且具有波形2002所显示的过冲。通过第一延迟电路1900处理后的VDD_0UT波形2004没有过冲，且延迟由无源电路的时间常量所确定的预定延迟时间，该无源电路包括电容器1902和电阻器1904。下面参照图21，在RFID标签中和电源一起使用的第二延迟电路2100包括电源输入端VDD_IN和电源输出端VDD_0UT。在电源输入端VDD_IN和地端之间连接斜坡电路2102和斜坡电路2104。晶体管Q2106具有在电源输入端VDD_IN和电源输出端VDD_OUT之间所连接的电流路径以及连接至斜坡电路的中间节点2108的控制节点。斜坡电路包括串联的电容器2102和电流源2104。若需要，则该电流源可以为从带隙电路所提供的温度稳定的电流源。在电源输入端VDD_IN和中间节点2108之间连接电容器2102。在中间节点2108和地端之间连接电流源2104。晶体管Q2106为P沟道的晶体管。下面参照图22，示出第二延迟电路2100的响应。VDD_IN通常由RFID标签上的二极管整流器供应，且具有波形2202所显示的过冲。通过第二延迟电路2100处理后的VDD_OUT波形2204没有过冲，且延迟由斜坡电路的斜升速度所确定的预定延迟时间，斜坡电路包括电容器1902和电阻器1904。预定延迟时间包括由电流源的开启所确定的第一延迟时间DLYl和由晶体管Q2106的导通所确定的第二延迟时间DLY2。在图22中还示出带隙波形2206。下面参照图23，在RFID标签中和电源一起使用的第三延迟电路2300包括电源输 入端VDD_IN和电源输出端VDD_0UT。电流镜电路Q2302和电流镜电路Q2304具有连接电流源2306的输入端、连接电源输出端VDD_0UT的输出端和连接电源输入端VDD_IN的电源节点。在电源输出端VDD_0UT和地端之间连接电容器2308 (Claege)0电流镜电路包括具有P沟道的MOS输入晶体管Q2302和P沟道的MOS镜像晶体管Q2304的简单的双晶体管的电流镜。也可以使用本领域中已知的其它更复杂的电流镜电路。若需要，则电流源2306可以为来自带隙电路的温度稳定的电流源。下面参照图24，示出第三延迟电路2300的响应。VDD_IN通常由RFID标签上的二极管整流器供应，且具有波形2402所显示的过冲。通过第一延迟电路1900处理后的VDD_OUT波形2404没有过冲，且延迟由Ikef的开启所确定的预定延迟时间。通过电流源2306和电容器2308的值限定输出波形2404的斜率，直至达到稳定的最终输出电压值为止。在图25中示出为RFID标签的调节器提供电力的级联的延迟电路2600，该电路包括电源输入端VDD_IN和电源输出端VDD_0UT以及在电源输入端和电源输出端之间级联的延迟电路2602和延迟电路2604。可以使用单元和数量的不同组合。例如，延迟单元2602可以为图19中所示的延迟单元1900或图21中所示的延迟单元2100。延迟单元2604可以为图23中所示的旋转滤波器2300。调节器2606可以为任何已知的电压调节器，例如LDO调节器、分路调节器或源极跟随器调节器。延迟单元2602可以包括在本地电源输入端(VDD_IN)和本地电源输出端2610之间所连接的如上所述的延迟电路1900或延迟电路2100。旋转滤波器2604可以包括在本地电源输入端2610和本地电源输出端2612之间所连接的如上所述的延迟电路2300。电压调节器2606可以包括在本地电源输入端2612和本地电源输出端VDD_0UT之间所连接的如上所述的任何已知的电压调节器。下面参照图26，在与图25中的电路2600相关的时序图中示出若干响应波形。示出具有过冲的VDD_IN波形2702。示出略延迟的且无过冲的第一延迟单元的输出2706。示出仍进一步延迟的旋转滤波器的输出2704，该输出具有高达最终稳定的电压输出的旋转控制(slew-controlled)的输出。在波形2708中，仍进一步延迟该输出，且通过所示的电压调节器调节该输出。示出在VDD_IN波形的起点和VDD_0UT调节输出电压的起点之间的总延迟2710。各种单一的和级联的电源延迟电路的目的是仅在确保可提供稳定的电源电压时，提供用以开启RFID标签内的电路块和功能的控制机制。显然，本领域的技术人员明白的是，可以利用延时单元的其它布置设计级联的延时电路2600，同时仍提供满足需要的稳定的电压功能。参照图27，例如在RFID标签中所遇到的用以检测芯片的安全电压工作的电路，需要在源自带隙电压发生器的系统基准电平足够稳定时进行第一检测，使得从本基准所产生的信号在靠近稳态工作的范围内。具有带隙基准的调节器产生与该基准成比例的电压。如果没有该基准没有完全稳定，则调节器的输出不在其设计范围之内。带隙电路通过反馈控制来保持在两个节点(节点I和节点2)电压的交点处(crossing point)的操作。根据本发明，在接通瞬间穿过一节点且处在低于最终工作电压的较高的稳态电压的第三支路用于 在节点I处产生与一带隙基准电压相比较的电压，以产生带隙准备逻辑信号的一部分。然而，在处理输入瞬变和缓慢且不稳定的电源时，确定出额外的问题。未很好地控制支路瞬变且预测了错误的有效操作。为了解决这个次要问题，添加额外的监控电路以检测在带隙电压发生器中的电流的核心支路的饱和操作，该监控电路与交叉信息逻辑信号相结合以更可靠地预测带隙基准单元接近稳态工作的时间。一旦带隙基准单元处于稳态工作时，则有效地比较调节器的输出，用以发信号通知控制电路已达到电源的适当状态。在图27中的带隙准备电路2800中，所监控的仅在限定范围内的用以控制操作的电平依赖于具有处于或接近于其接通瞬态的末尾的基准。一旦产生带隙基准单元的基准有效监控，则基本上消除了处在对可靠操作来说过低的电平上的RFID芯片的操作的错误解锁。带隙电路在本领域是众所周知的。例如在RFID标签中的芯片中所需的电压调节需要稳定的带隙基准电压也是众所周知的。在通电期间，如果基准还未稳定，则在通电序列中所使用的监控电路将不期望地错误操作，且当电源超出工作范围时，可不适当地解锁电路功能。现有技术使用时序延迟，以允许带隙基准电路在指示已达到稳定的工作电压之前稳定下来。尽管根据本发明的方法对于确保达到适当工作电压、然后开始其它电路功能是有效的，但该方法的过程是易受外界影响的，且应该进行调整以确保最佳性能。参照图27，‘带隙准备’电路2800包括用以提供带隙电压的带隙电路，该带隙电路包括二极管D2820、二极管D2822、标为2832的电阻器R1、N沟道的晶体管Q2810和Q2812以及P沟道的晶体管Q2804和Q2806。晶体管Q2810和Q2812形成N沟道的电流镜。晶体管Q2804和Q2806形成P沟道的电流镜。其它带隙设计将具有本示例设计的等效的监控节点。从P沟道的电流镜镜像P沟道的晶体管Q2808。晶体管Q2808的漏极电流用于产生标为2834的二极管电阻R2和二极管D2824两端的电压VBeAP。电容器C2826连接带隙输出电压节点。第一比较器2828用于监控带隙电路中的第一电压和第二电压，且用以在节点2814处提供第一逻辑信号。第一输入端连接晶体管Q2810的源极，第二输入端连接副本支路(i^plica branch)中的P沟道的晶体管Q2802的漏极。流经晶体管Q2802的电流在标为2830的电阻器R3和二极管D2818之间产生略大的跟踪电压给带隙核心中的节点2。第二比较器2826用于监控带隙电路中的第三电压和第四电压，且用以在节点2816处提供第二逻辑信号。第一输入端连接晶体管Q2806的漏极，第二输入端连接晶体管Q2808的漏极，第二输入端也连接电阻器R2830，如图所示。在图27所示的电路2800中，给出用以适当产生带隙电压的二极管的相对尺寸如下D2818, m=M ；D2820, m=l ；D2822, m=N 和 D2824, m=l。下面参照图28，在节点2814和节点2816处结合第一逻辑信号和第二逻辑信号的AND逻辑电路2900用于提供带隙准备逻辑信号BG0K。下面参照图29(a)，示出图27中的晶体管Q2810的源极和晶体管Q2802的漏极的电压的曲线图，标为节点(I)和(3006)。这两个电压的交点用于在节点2814处产生第一逻辑信号。在核心节点上不直接进行比较，而是通过由上所述的晶体管Q2802、标为2830的电阻器R3和二极管D2818所提供的副本支路进行比较。在图29 (b)中，关于时间示出越过最低允许操作阈值的VDD电源电压。波形3002表征在节点(3)处的电压，波形3004表征在节点(I)处的电压，波形3006表征在节点(2)处的电阻器R3的顶端的电压，以及电压差3008表征因乘R3的稳态核心电流I而产生的有保证的交叉电压差。下面参照图30，示出现有技术的解调电路3100，该解调电路包括在节点3114处的RF输入端、在输入节点3114和节点3116之间所连接的输入二极管3102。与电容器3106并 联的电阻器3104连接节点3116。二极管3102、电阻器3104和电容器3106形成本领域所熟知的包络检波器。通过包括电阻器3108和电容器3110的低通滤波器过滤节点3116处的信号。比较器3112接收在节点3118处的低通滤波器的输出和在节点3116处的包络信号，以在输出节点3120处提供数据输出数字信号。下面参照图31，示出包括RF波形3114和包络波形3116的时序图。图32的时序图示出包络波形3116和输出波形，该输出波形示出期望平均值和因均衡电路3100所产生的不良脉动。现有技术的RFID解调电路(比如上文所述的)由于处在高功率的大的输入信号而不能在所有输入功率级上提供正确操作。校正该问题的求平均值的方案是有问题的，因为这些方案是与数据速率有关的，导致在求平均值的瞬态脉冲宽度发生变化。为了校正这个问题，在检测操作边缘时，在功率级下降的地方添加固定基准。将与电流有关的其他信号添加到基准电压，使得较高功率级产生其自身的高电平参考，下文将更详细地阐述。伴随均衡电路损坏数据检测，瞬态脉冲宽度改变。利用现有的均衡电路，对于低数据速率和高数据速率来说，单个滤波时间常数是不足够的。在高速数据速率下，脉动信号平均而言是低的，但具有长瞬态，在该长稳态期间，工作周期改变。在低数据速率下，脉动信号大且可以越过根据输入功率级的检测阈值。在启动状态期间的数据检测中，这两个极端都有错误。下面参照图33，示出根据本发明的动态调整RFID解调电路3400。动态调整RFID解调电路3400包括具有用以在节点3422处接收调制RF信号的包络检波器3402、包络检波器3404和包络检波器3406 ;固定基准3412 ;连接至RC滤波器3416和RC滤波器3418的输入端的Q3414 ;以及比较器3420，比较器3420具有连接至包络检波器的输出端的第一输入端，连接至RC滤波器的输出端的第二输入端，和用以在节点3430处提供数据输出信号的输出端。该包络检波器包括输入二极管3402，并联的电阻器3404和电容器3406，以及输出二极管3408和输出电阻器3410。固定基准包括电流源3412和二极管接法的N沟道的晶体管Q3414，电流源3412可以为源自带隙电路的热补偿电流源。可以使用其它固定基准。RC滤波器包括电阻器3416和电容器3418。在优选实施方式中，比较器3424的第一输入端是正相输入端，第二输入端是反相输入端。因此，本发明的解调电路3400包括由电流源(若需要，则来自带隙电路)所产生的固定基准、二极管接法的MOS晶体管和RC滤波器以及另一在高功率级上所激活的能量路径，该路径在比较器的输入端处将电流注入RC滤波器的输出端。因此，比较器的阈值与输入功率成比例的增长，从而平等地辨别高功率RF输入信号和低功率RF输入信号。下面参照图34 图36，示出各种电路波形，各种电路波形示出响应于不同输入级的电路3400的动态阈值。在图34中，示出两条RF包络。示出在低功率级的第一 RF包络3424A。示出在相对较高功率级的第二 RF包络3424B。在低功率级的比较器3420的阈值电压在节点3426和节点3428处是相同的。然而，如图35所示，在较高功率级时，在节点3426和节点3428处的电平是不同的。换言之，在较高功率级时，在节点3428处的电压大于在节点3426处的电压。最后，在图36中，示出关于逐渐增加的RF输入功率级的节点3428处的电压。节点3428处的电压开始在第一电平且随输入功率的增加而增加。
下面参照图37A，示出在RFID标签应用的环境中的现有技术的分路电压调节器3800的示意图。整流器3802接收RF输入信号，整流RF输入信号以提供已调电源电压，该电源电压为同一电压节点，V·，对于分路调节器来说是已知的。在V·和地端之间连接电阻分压器电路和比较器3804。电阻分压器电路和比较器接收输入基准电压，并在节点3812处为放电装置提供控制电压。所示的P沟道的放电装置，这里例如晶体管Q3806，具有连接Vkk节点的源极、用以在节点3812处接收控制电压的栅极和接地的漏极。Vkk连接至大的保持电容器3808，保持电容器3808提供稳定的电压和能量以激励片上电路，例如FRAM存储器电路、各种数字电路和模拟电路以及I/O电路。在图37B中更详细地示出电阻分压器电路和比较器3804，其中，在V·和地端之间连接包括电阻器3814和电阻器3816的电阻分压器。放大器3818在第一输入端(反相)处接收输入基准电压，在第二输入端(正相)处接收电阻分压器的抽头电压。放大器3818的输出电压在所示的节点3812处，为P沟道的晶体管Q3806提供控制电压。保持电容器3808有效地为RFID标签中的集成电路或电路的剩余部分提供片上电源电压。电容器3808上的电压来自于从RF阅读器中所得到的电荷。在任何调节工作期间使该电荷守恒且不被浪费是很重要的。下面参照图38，示出根据本发明的RFID标签芯片的分路调节器3900，该分路调节器3900具有RF整流器的分流源输出端，且包括用以为片上电路3916提供电力输送路径的第一输出端3914和用以提供放电调节路径的第二输出端3924。如前所述，片上电路可以包括FRAM存储器电路、I/O电路及具体应用所需要的其它数字和模拟电路。在第一输出端3914和地端之间连接大的保持电容器3912。分路调节器3900包括用以从整流器输出端接收电源电压的输入节点3902、正极连接输入节点的第一二极管3904、正极连接输入节点的第二二极管3906、在第一二极管的负极和地端之间所连接的电阻分压器电路和比较器3908、具有在节点3918处连接电阻分压器电路和比较器的输出端的控制端的P沟道的晶体管3910、以及在第二二极管的负极和地端之间所连接的电流路径，其中，第一二极管的负极形成第一输出端3914，第二二极管的负极形成第二输出端3924。电阻分压器和比较器电路3908基本上和图37B中所示的相同。
下面参照图39，示出相对地的未调节电压波形4002和已调电压波形4004的曲线图4000。示出超过预期上限值的输入未调节电压4002，将被调节成调节电压4004中的恒定的可接受的上限值。注意，在存在过量的RF能量时，将图38中所示的电流下拉节点3902，与节点3914隔离。参照图40，利用进入调节的分路调节器，绘制在节点3902处的来自于整流器的输入电压和在第一输出节点3914处的输出电压。过压状态导致图39中的Q3910激活，以倾泄过量的获得的能量、下拉节点3902、隔离节点3914且不使电容器3912放电。注意，在因失去与RF阅读器的接触而产生电压下降的情况下，输入电压也降低；然而，在节点3914处的片上电源电压瞬间保持为高，并使额外的电荷守恒且可不断地用于激励片上电路。可以保持放电调节路径与电力输送路径分隔，同时不从激励电路的剩余部分的保持电容器3912中移除电荷。根据本发明所描述的分隔各输出使RFID标签更有效。显然，本领域的技术人员可以在本发明中进行各种修改和变型，而不脱离本发明 的精神和范围。显然，本领域的技术人员可以以固件、软件、硬件或其任何可能的组合实现本发明的等效实施方式。此外，尽管为了帮助理解本发明，示出了有代表性的方框图，但是可以按照具有应用或实现的需要，改变并组合或分离出方框图的准确边界。最后，尽管描述和要求保护FRAM存储器，但是本发明也适用于任何其它高速非易失性的存储器技术。因此，本发明意图覆盖所提供的本发明的修改和变型，这些修改和变型在附加的权利要求及其等效变型的范围内。
权利要求
1.一种用于RFID电路的时序电路，所述时序电路包括 输入节点，所述输入节点用于接收外部电压； 带隙电路，所述带隙电路连接至所述输入节点； 带隙准备电路，所述带隙准备电路连接至所述带隙电路； 旋转滤波器，所述旋转滤波器具有连接至所述输入节点和所述带隙准备电路的输入端; 滤波电容器，所述滤波电容器连接至所述旋转滤波器的输出端；以及LDO调节器，所述LDO调节器具有连接至所述旋转滤波器的所述输出端的输入端，具有若干用以在存储器部分和数字电路部分中使用的已调电压且用以产生复位信号。
2.如权利要求I所述的时序电路，其中，所述RFID电路包括铁电RFID电路。
3.如权利要求I所述的时序电路，还包括多个延时电路，用于在所述RFID电路的各工作模式之间引入受控延时。
4.如权利要求I所述的时序电路，还包括多个POR单元。
5.如权利要求4所述的时序电路，其中，所述多个POR单元包括第一类型POR单元和第二类型POR单元。
6.如权利要求5所述的时序电路，其中，所述POR单元检测第一电源电压的充足性。
7.如权利要求6所述的时序电路，其中，所述POR单元检测第二电源电压的充足性。
8.如权利要求I所述的时序电路，还包括数字状态机，用于监控多个内部节点以控制关闭的脉冲发生器。
9.如权利要求I所述的时序电路，还包括多个关闭放电单元。
10.如权利要求I所述的时序电路，其中，所述LDO调节器连接至延时电路。
11.一种用于RFID电路的定序方法,所述定序方法包括 在输入节点处接收外部电压； 将带隙电路连接至所述输入节点； 将带隙准备电路连接至所述带隙电路； 将旋转滤波器的输入端连接至所述输入节点和所述带隙准备电路； 将滤波电容器连接至所述旋转滤波器的输出端；以及 将LDO调节器的输入端连接至所述旋转滤波器的输出端，所述LDO调节器具有若干用以在存储器部分和数字电路部分中使用的已调电压且用以产生复位信号。
12.如权利要求11所述的定序方法，其中，所述RFID电路包括铁电RFID电路。
13.如权利要求11所述的定序方法，还包括提供多个用以在所述RFID电路的各工作模式之间引入受控延时的延时电路。
14.如权利要求11所述的定序方法，还包括提供多个POR单元。
15.如权利要求14所述的定序方法，其中，所述多个POR单元包括第一类型POR单元和第二类型POR单元。
16.如权利要求15所述的定序方法，其中，所述POR单元检测第一电源电压的充足性。
17.如权利要求16所述的定序方法，其中，所述POR单元检测第二电源电压的充足性。
18.如权利要求11所述的定序方法，还包括提供用于监控多个内部节点以控制关闭脉冲发生器的数字状态机。
19.如权利要求11所述的定序方法，还包括提供多个关闭放电单元。
20.如权利要求11所述的定序方法，其中，所述LDO调节器连接至延时电路。
全文摘要
本发明涉及射频识别标签的通电时序。铁电RFID电路的时序电路包括输入节点，用以接收外部电压；带隙电路，连接所述输入节点；带隙准备电路，连接所述带隙电路；旋转滤波器，具有连接所述输入节点和所述带隙准备电路的输入端；滤波电容器，连接所述旋转滤波器的输出端；以及LDO调节器，具有连接所述旋转滤波器的输出端的输入端，具有若干用以在存储器部分和数字电路部分中使用的调节电压，且用以产生复位信号。所述时序电路还包括用以在各工作模式之间引入受控延时的延时电路、用以监控电源电压的POR单元和用于监控内部节点以控制关闭的脉冲发生器的数字状态机。
文档编号G06K19/077GK102842061SQ201210191878
公开日2012年12月26日 申请日期2012年6月11日 优先权日2011年6月10日
发明者阿古斯丁·奥乔亚, 霍华德·唐 申请人:瑞创国际公司