专利名称：外围设备接口的协调访问方法及装置的制作方法
技术领域：
本发明涉及外围设备接口的控制技术，特别是涉及外围设备接口的协调访问方法及装置。
背景技术：
目前，视频显示行业，已经不再是传统的，单纯负责视频信号的输出显示了。在视频界里，现在对视频信号的处理，会根据不同的需要，而加入对视频信号的一些算法，使显示出来的视频有不同的观感，以达到客户所需要的目的，例如对于视频缩放技术，会将视频源通过算法处理后缩小或者放大显示出来；对于视频增强技术，将受到风沙或雨雾的影响而显得模糊的视频，可通过算法处理后，清晰显示出来；还有视频曲面技术等等。在这些利用算法的情况下，会产生一些参数(图像亮度、灰度、曲面度等等)，这些参数需要储存起来，供CPU或者其他设备读取，又不能因为断电而丢失。在这个情况下，就需要用到SPI (Serial Peripheral Interface,串行外围设备接口)和储存器(例如Flash)的组合设备来存储这些参数。鉴于视频业界的发展，很多情况下，需要一块显卡(或显示设备)，能同时同步做到视频缩放、视频增强、视频曲面等等，而单个储存器的存储空间有一定限制，这种情况下，需要用到多个储存器，相应地，需要协调调配两片或多片的SPI。在传统技术当中，多个外围设备接口是相对独立地与控制端或者其他设备进行通信的，无法协调工作。从硬件上说，必定会造成布板的面积和成本的增加；从软件角度看，也会导致整个系统的速度、性能被拖慢。
发明内容
基于此，有必要针对上述问题，提供一种外围设备接口的协调访问方法及装置，能够协调调度外围设备接口的访问操作，提高访问效率，避免数据丢失。一种外围设备接口的协调访问装置，包括与外围设备接口相连的接口解释单元，该接口解释单元包括地址信息接收单元；与所述外围设备接口相连的先进先出容器；其中，所述接口解释单元还包括，与所述先进先出容器相连的片选调度单元。相应地，一种外围设备接口的协调访问方法，包括接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口；为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接。实施本发明，具有如下有益效果上述外围设备接口的协调访问方法及装置，通过一条片选操作指令即可同时选取一个或多个外围设备接口进行访问操作，可以提高访问效率，简化电路布局的设计。为每个外围设备接口配置一个先进先出容器作为数据缓存区，根据接口解释单元获取的目标地址，再建立缓存区与所述目标地址的对应位置的通信关系。其中，建立缓存区可以将对各个外围设备接口操作的数据内容先暂存起来，协调调度多个外围设备接口的存/取操作，避免因接口切换而造成的数据丢失问题。
图I为本发明外围设备接口的协调访问装置的示意图；图2为本发明外围设备接口的协调访问装置的整体示意图；图3为本发明外围设备接口的协调访问装置的实施例示意图；图4为本发明外围设备接口的协调访问方法的流程图；
图5为本发明外围设备接口的读取访问操作的方法流程图；图6为本发明外围设备接口的写入访问操作的方法流程图；图7为本发明外围设备接口的停止访问操作的方法流程图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。图I为本发明外围设备接口的协调访问装置的示意图，包括与外围设备接口相连的接口解释单元，该接口解释单元包括地址信息接收单元；与所述外围设备接口相连的先进先出容器；其中，所述接口解释单元还包括，与所述先进先出容器相连的片选调度单元。外围设备接口是指接收控制指令，用于建立与外围设备通信的接口。所述控制指令可以来源于中央控制器(CPU)、微控制器(MCU)，或者通过网络端口接收。所述外围设备可以包括各式存储器或其它外围设备芯片。在传统技术当中，各个外围设备接口相对独立地建立通信连接，协调工作的效率低下。随着日渐增多的各种外围设备，多个外围设备接口势必会造成布板的面积和成本的增加。对于软件系统来说，也会导致整个系统的速度、性能被拖慢。本发明包括了与外围设备接口相连的接口解释单元，在外围设备接口接收控制指令之前，先对该控制指令进行解析。其中，接口解释单元包括地址信息接收单元，用于接收作用于外围设备上的目标操作地址。与传统技术不同，接口解释单元可以通过一条片选操作指令，同时选取一个或多个外围设备接口进行访问操作，提高访问效率，简化电路布局的设计。另外，本发明还包括，与所述外围设备接口相连的先进先出容器(FIFO容器单元)，用于缓存与外围设备接口交互的数据内容。优选地，FIFO容器单元可通过FIFO电路(FirstIn First Out，先进先出)实现，该电路为数据的存储模块，该模块依照数据先进先出为原贝U，不需要对地址进行控制，可以根据空、满等信号标志位来判断FIFO的存储状态。为外围设备接口配置FIFO电路作为数据缓存区，根据接口解释单元获取的目标地址，再建立缓存区与所述目标地址的对应位置的通信关系。其中，建立缓存区可以将对各个外围设备接口操作的数据内容先暂存起来，协调调度多个外围设备接口，避免因切换外围设备接口而造成的数据丢失问题。
最后，所述接口解释单元还包括，与所述先进先出容器相连的片选调度单元，用于同时选取一个或多个外围设备接口进行访问操作，提高效率。图2为本发明外围设备接口的协调访问装置的整体示意图。与图I相比，图2的整体示意图在其中一个实施例中给予了读取访问SPI的实施例装置结构示意图，在另一个实施例中给予了写入访问SPI的实施例装置结果示意图。SPI (Serial Peripheral Interface,串行外围设备接口)是由 Motorola 公司开发，用来在微控制器(MCU)和外围设备芯片之间提供一个低成本、易使用的接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。 在一个实施例中，所述先进先出容器包括与外围设备接口的数量相对应的预算数N个先进先出读取单元(FIFO读取单元)。为每个外围设备接口(SPI)配置一个先进先出容器(FIFO读取单元)作为数据缓存区，则每个SPI的读取操作可以异步进行，其交互的信息缓存在FIFO容器当中，无需担心因切换SPI而造成的数据丢失问题。因为SPI以串行方式进行交换信息，所以对外围设备发出数据内容之前，要先向SPI发出一个读取的指令，再发出8/16/24位的目标地址信息，通信效率低。而本发明利用接口解释单元解释操作指令，利用FIFO容器缓存与SPI交互的数据，则可以实现通过控制端的一条操作指令实现对多个SPI的读取操作，从而减轻了控制端收发操作指令的负担。在一个实施例中，所述先进先出容器还包括,与外围设备接口的数量相对应的预算数N个先进先出写入单元(FIFO写入单元)；所述接口解释单元还包括，与先进先出写入单元相连的数据信息接收单元。类似地，为每个外围设备接口(SPI)配置一个先进先出容器(FIFO写入单元)作为数据缓存区，则每个SPI的写入操作可以异步进行。本发明接口解释单元还包括数据信息接收单元，用于接收来源于控制端的数据内容。数据信息接收单元与FIFO写入单元相连的，用于将写入操作的数据加入FIFO队列，等待写入相应的SPI中。图3为本发明外围设备接口的协调访问装置的实施例示意图。与图2相比，图3的实施例示意图揭示了一个优选实施方式，其中，上述各个单元可以采用FPGA实现。在一个优选实施例中，SPI与闪存(FLASH)相连，通过N个SPI实现对FLASH的扩展存储。在另一个优选实施例中，所述FPGA与CPU相连，接收CPU发送的指令和数据信息。FLASH存储器(Flash Memory，一般简称FLASH或闪存)，它属于内存器件的一种，一种不挥发性内存。目前各类的DDR、SDRAM、RDRAM都属于挥发性内存，只要停止电流供应内存中的数据便无法保持。而闪存在没有电流供应的条件下，也能长久地保持数据，其存储特性相当于硬盘，但其体积只相当于人的半截手指，甚至更小。SPI-FLASH，就是指通过SPI接口对该种FLASH进行访问的FLASH种类。其结合了SPI接口和FLASH的优点，既低成本、易使用，又体积小，易于安放在PCB板上，与其他芯片连
接使用。在一个优选实施例中，包括与所述外围设备接口相连的闪存(FLASH)。本发明应用于SPI-FLASH的扩展存储策略，能够同时控制多个SPI，发挥SPI的协调调度优势。另外，由于建立了 FIFO容器作为缓存区，便于与各种FLASH的存储速度相适应，提高了系统的异步处理能力。
在另一个优选实施例中，还包括与所述接口解释单元、所述先进先出容器分别相连的中央处理单元(CPU)。本发明应用于处理CPU的操作指令，可以提高操作命令的效率，减少CPU收发操作命令的负担。从而，也提高了 CPU与各种外围设备的工作性能。图4为本发明外围设备接口的协调访问方法的流程图，包括SlOl :接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口；S102 :为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接。所述接口解释单元可以通过FPGA实现,另外,可以利用FPGA的存储资源Blackram来生成FIFO容器单元。FIFO容器单元可根据其用途不同，分为两种1、用于写入数据的FIFO写入单元；2、用于从外围设备读取数据的FIFO读取单元。这两种FIFO容器合成一对， 其数目根据外围设备接口的数目而定，有N个接口，就有N对FIFO容器与其相对应。另外，以控制端为CPU，外围设备为SPI-FLASH做例子说明本发明。CPU选型为ARM9、FPGA 选型为 xc5vlx50t、SPI FLASH 选型为 M25P128。ARM9 与 FPGA 通讯，通过地址总线和数据总线。ARM9的16位数据总线，可以分为图3所述的功能0 — 7位是对哪个SPI设备操作的片选(每个SPI模块，对应着每个SPI FLASH)，根据SPI的数目，可以直接片选，也可以用译码器/编码器进行片选；第8位是读取SPI数据FIFO的使能；第9位是写入SPI数据FIFO的使能；第10位为整个SPI设备擦除的使能；第11为位擦除SPI设备其中一个扇区的使能；第12位为替换数据的使能；第13位为停止位。这些地址位的片选和使能，都是高电平(即I)有效，低电平(即0)为片选无效，第14 一 16位为预留位，为以后功能扩展而用。需要补充说明的是，图4的方法流程仅以图3的实施装置为例展开说明，但图4方法中的所述接口解释单元、所述FIFO容器并不局限于以FPGA来实现，所有基于硬件或软件形式的实施方式均应包含在本方法的保护范围之内。下面基于上述ARM、FPGA, SPI-FLASH等设备为例，对本发明的实施方法进行详细说明。图5为本发明外围设备接口的读取访问操作的方法流程图。与图4相比，图5的方法流程图实现SPI的同时读取操作。S201 :接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口；S202 :为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接；S203 :将所述目标地址的对应位置的待读数据内容存储到先进先出容器；S204:根据所述先进先出容器的标志位非空，读取该先进先出容器的所述待读数据内容。FPGA设置有两个寄存器，一个16位的连接到ARM9的0 —15位地址线作为片选调度单元(指令寄存器)，一个8位的连接到ARM9的8位数据线作为地址信息接收单元/数据信息接收单元(地址寄存器/数据寄存器)，以下以一个CPU要同时控制8个SPI (SPI-O至SPI-7设备)为例，地址线的低8位的每一位对应着8个SPI设备的每一个，具体实现如下要读出SPI-3的地址为00000000往后的数据内容，CPU向指令寄存器发送片选操作指令XX00000100001000，向地址寄存器发送目标地址00000000，经过命令解释后，片选到与SPI-3相对应的FIFO读取单元(RX_FIF0-3容器)，通过FPGA编程，向SPI-3发出读取指令和目标地址00000000，SPI-3就把待读数据内容读出并储存到RX_FIF0-3容器里面，供(PU读取。若CPU需要读取8个SPI相同地址空间(如00000100)的数据，只需要发送片选操作指令XX00000111111111，和目标地址00000100到FPGA，FPGA可以同时对8个SPI进行读取，并把待读数据内容缓存在FIFO读取单元(RX_FIF0-0容器至RX_FIF0_7容器)里面供CPU读取。CPU可以根据每个FIFO读取单元的空标志位进行判断其有没数据，若有的话，就进行读取。图6为本发明外围设备接口的写入访问操作的方法流程图。与图5相比，图6的方法流程图实现SPI的同时写入操作。
S301 :接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口；S302 :为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接；S303:接收待写数据内容，根据所述先进先出容器的标志位非满，存储所述待写数据内容到所述先进先出容器；S304 :将所述待写数据内容写入所述目标地址的对应位置。要写入数据到SPI-2的从00000000开始的地址空间，CPU只需发送片选操作指令XX00001000000100到FPGA的指令寄存器，及发送目标地址00000000到FPGA的地址寄存器，FPGA接送到数据后，进行命令解析，并片选SPI-2所对应的FIFO写入单元(TX_FIF0_2容器)，然后把需要写入SPI的待写数据内容由8位的数据寄存器写入TX_FIF0-2容器，通过FPGA编程，再将TX_FIF0-2容器的数据发往SPI-2。若CPU要对8个SPI的相同目标地址(如10000000)写入相同的数据，需要发送片选操作指令XX00001011111111和目标地址10000000到FPGA，FPGA可以同时片选8个FIFO写入单元(TX_FIF0-0容器至TX_FIF0-7容器)，把待写数据内容同时输入到FIFO容器里，继而写入SPI。CPU可以根据每个FIFO容器的满标志位进行判断其数据是否溢出，若没有有话，就进行数据输入。进一步地，还可以实现对目标地址的对应位置上的数据内容的修改。将目标地址的对应位置上的数据缓存到先进先出容器，修改该数据为待写数据内容。如CPU需要对SPI-7的FLASH地址为00000010的数据进行修改，CPU发送片选操作指令XX01000010000000到指令寄存器和发送要修改的目标地址00000010到地址寄存器，经过解析后，FPGA先将目标地址的对应位置上的相关地址的数据读出来，缓存到RX_FIF0-7里，经修改后的数据传输到TX_FIF0-7，然后以页写的方式写回SPI-7，将待写数据内容替换目标地址00000010的原有数据。如果要替换连续的几个地址的数据，也可以向数据寄存器输入要输入数据的数目(数目>=2)，通过增加数据寄存器的方法把要替换的数据缓存起来，再进行对SPI的读取和回写替换的操作。
图7为本发明外围设备接口的停止访问操作的方法流程图。与图4或图5或图6相比，图7的方法流程图实现SPI的停止操作。S401 :接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口；S402 :为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接；S403 :将所述目标地址的对应位置的待读数据内容存储到先进先出容器；S404:根据所述先进先出容器的标志位非空，读取该先进先出容器的所述待读数据内容；S405:接收待写数据内容，根据所述先进先出容器的标志位非满，存储所述待写数 据内容到所述先进先出容器；S406 :将所述待写数据内容写入所述目标地址的对应位置；当写入闪存的所述目标地址的对应位置时，将该位置上的数据修改为所述待写数据内容；S407 当接收到停止操作指令时，根据所述停止操作指令选取外围设备接口，切断通过该外围设备接口建立的通信连接。以上对SPI的读、写、修改的操作中，若CPU需要停止当前操作，可以通过向停止标志位置I或者改变当前操作使能的标志位来实现。当接收到扇区擦除指令时，根据所述扇区擦除指令选取外围设备接口和扇区区数，向该外围设备接口发出擦除指令。例如，要擦除SPI-5所有地址的数据，CPU发送扇区擦除指令xx00010000100000，经过解析后，FPGA向SPI-5发出整块擦除指令即可。若CPU需要对8片SPI都进行整片擦除，就只需要发送扇区擦除指令XX00010011111111即可。此时，扇区地址为空。若要擦除SPI-6的第0个扇区，CPU发送扇区擦除指令xxOO 100001000000和扇区地址00000000，经过解析后FPGA向SPI-6发出扇区擦除的指令和地址即可。若CPU要对8片SPI的相同扇区进行扇区擦除，就只需要发送地址XX00100011111111和扇区地址到数据寄存器即可。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种外围设备接口的协调访问装置，其特征在于，包括 与外围设备接口相连的接口解释单元，该接口解释单元包括地址信息接收单元； 与所述外围设备接口相连的先进先出容器； 其中，所述接口解释单元还包括，与所述先进先出容器相连的片选调度单元。
2.根据权利要求I所述的外围设备接口的协调访问装置，其特征在于，所述先进先出容器包括 与外围设备接口的数量相对应的预算数N个先进先出读取单元。
3.根据权利要求I或2所述的外围设备接口的协调访问装置，其特征在于 所述先进先出容器还包括，与外围设备接口的数量相对应的预算数N个先进先出写入单元； 所述接口解释单元还包括，与先进先出写入单元相连的数据信息接收单元。
4.根据权利要求I至3任一项所述的外围设备接口的协调访问装置，其特征在于，包括 与所述外围设备接口相连的闪存。
5.根据权利要求I至4任一项所述的外围设备接口的协调访问装置，其特征在于，还包括 与所述接口解释单元、所述先进先出容器分别相连的中央处理单元。
6.一种外围设备接口的协调访问方法，其特征在于，包括 接口解释单元获取片选操作指令和目标地址，根据片选操作指令选取至少一个外围设备接口 ； 为每个外围设备接口配置一个先进先出容器，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接。
7.根据权利要求6所述的外围设备接口的协调访问方法，其特征在于，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接的步骤之后，包括 将所述目标地址的对应位置的待读数据内容存储到先进先出容器； 根据所述先进先出容器的标志位非空，读取该先进先出容器的所述待读数据内容。
8.根据权利要求6所述的外围设备接口的协调访问方法，其特征在于，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接的步骤之后，还包括 接收待写数据内容，根据所述先进先出容器的标志位非满，存储所述待写数据内容到所述先进先出容器； 将所述待写数据内容写入所述目标地址的对应位置。
9.根据权利要求8所述的外围设备接口的协调访问方法，其特征在于，接收待写数据内容的步骤之前，包括 将目标地址的对应位置上的数据缓存到先进先出容器，修改该数据为待写数据内容。
10.根据权利要求6至9任一项所述的外围设备接口的协调访问方法，其特征在于，通过所述外围设备接口建立所述先进先出容器与所述目标地址的对应位置的通信连接的步骤之后，还包括当接收到停止操作指令时，根据所述停止操作指令选取外围设备接口，切断通过该外围设备接口建立的通信连接；当接收到扇区擦除指令时，根据所述扇区擦除指令选取外围设备接口和扇区地址，向该外围设备接口发出擦除指令。
全文摘要
本发明公开了外围设备接口的协调访问方法及装置。该装置，包括与外围设备接口相连的接口解释单元，该接口解释单元包括地址信息接收单元；与所述外围设备接口相连的先进先出容器；其中，所述接口解释单元还包括，与所述先进先出容器相连的片选调度单元。采用本发明，可以提高外围设备接口的访问效率，简化电路布局的设计。为外围设备接口配置先进先出容器作为数据缓存区，可以将对各个外围设备接口操作的数据内容先暂存起来，协调调度多个外围设备接口，避免因接口切换而造成的数据丢失问题。
文档编号G06F13/20GK102750242SQ20121019331
公开日2012年10月24日 申请日期2012年6月12日 优先权日2012年6月12日
发明者施杨 申请人:广东威创视讯科技股份有限公司