专利名称：一种基于链表的全功能1553b总线ip核的制作方法
技术领域：
本发明属于航空电子总线技术领域，特别涉及一种基于链表的全功能1553B总线IP核。
背景技术：
MIL-STD-1553B定义了一种数字时分制指令/响应型的多路传输数据总线。该总线具有确定的传输延迟、可靠的传输能力，以及较强的容错能力等特点，在国外得到了广泛的应用。中国在1997年发布了与之对应的国军标GJB289A-97，经过多年的发展，目前1553B总线技术已被推广到了航空、航天、舰船、导弹等领域，并取得了很好的效果。从我国目前的电子总线技术发展趋势和实际应用来看，在未来的5-10年内，1553B总线仍然会在军用电子总线上占据主导地位。1553B总线的关键部分是协议处理器。目前，国内大部分应用采用进口的1553B协议处理芯片，例如DDC公司的BU-61580、H0LT公司的HI_6110、UT公司的UT1553B等。但是随着微电子技术、系统集成技术、通信技术的发展，导弹和军用航天器的效能不断提高，复杂度也越来越高，系统的小型化、微型化已经成为一种现实的要求。使用传统的协议芯片来实现总线接口的方案已经不能很好的满足应用需求。此时基于IP核的方式来实现1553B协议处理更灵活、扩展更方便，更易于集成，可应用与各种嵌入式系统中。而现有的1553B总线IP核采用基于地址的数据管理方式，为每条消息分配一个最大的消息存储空间，实际应用中大多数消息只占用部分存储空间，造成存储空间利用率低；同时，在处理总线消息时，需要计算出消息对应的存储地址，计算过程占用时间，降低消息处理速度，同时额外占用逻辑资源，加大资源消耗，降低了系统的性能，不利于系统的精简和小型化。
发明内容
本发明的目的是解决现有1553B总线IP核采用基于地址的数据管理方式，存储空间利用率低，寻址计算占用时间和资源，降低系统的性能、不利于系统精简和小型化的问题。为实现上述目的，本发明提供一种基于链表的全功能1553B总线IP核，包含BC模块、RT模块、BM模块、编码器、解码器、消息解析模块、存储模块、中断模块、时标模块、自检测模块、全局寄存器、总线仲裁模块，其中，BC模块、RT模块、BM模块的数据均采用链表的方式进行控制和管理。BC模块的链表由BC消息控制块、BC数据存储块组成；BC消息控制块存放1553B总线消息的控制信息，包含BC数据存储块指针、消息类型、发送总线、消息间隔、重试控制信息，其中BC数据存储块指针链接到BC数据存储块；BC数据存储块存放1553B总线消息的命令字、数据字、状态字、消息的错误状态、中断使能以及错误注入信息。RT模块的链表由RT地址列表、RT过滤列表、RT控制块、RT数据存储块组成；RT地址列表包含一个或多个RT配置列表，每个RT配置列表存放该RT的使能状态、状态字、过滤列表指针、响应时间信息，其中过滤列表指针链接到该RT过滤列表；RT过滤列表存放该RT的接收子地址和发送子地址对应的RT控制块指针，该指针链接到RT控制块；RT控制块存放合法命令字、RT数据存储块指针，该指针链接到RT数据存储块；RT数据存储块存放RT的每个子地址接收和发送1553B总线消息的命令字、数据字、消息的错误状态、中断使能、错误注入信息。BM模块的链表由BM过滤列表、BM控制块、BM数据存储块组成；BM过滤列表的格式和RT过滤列表的格式相同，BM控制块的格式和RT控制块的格式相同；BM过滤列表和BM控制块的链接关系，等同于RT过滤列表和RT控制块的链接关系；BM控制块中存放BM的数据存储块指针，该指针链接到BM数据存储块；BM数据存储块存放1553B总线消息的命令字、数据字、状态字、消息时标、消息的错误状态、中断使能信息。一个BC消息控制块对应一条1553B总线消息，每个BC消息控制块链接一个或多个BC数据存储块；BC模块包含一个或多个BC消息控制块，BC消息控制块包含BC消息控制块指针，该指针链接到下一个BC消息控制块，最后一个BC消息控制块的指针链接到开始的BC消息控制块；BC模块包含一个或多个BC数据存储块，BC数据存储块间的链接关系和BC消息控制块间的链接关系相同。BM模块包含一个或多个BM数据存储块，BM数据存储块包含BM数据存储块指针，该指针链接到下一个BM数据存储块，最后一个BM数据存储块的指针链接到开始的BM数据存储块。BC模块用于处理1553B总线协议规定的10种消息类型，实现周期和非周期消息发送、接收、处理；BC模块能进行1553B总线消息错误重试，且重试条件及重试总线选择采用IP核默认值或由主机端设置；BC模块能进行1553B总线消息错误注入，用于测试RT错误检测和处理能力，错误类型采用IP核默认值或由主机端设置。BC模块是1553B总线消息的发起单元，包含BC消息控制子模块、BC存储器读写控制子模块、内部缓存区；BC模块读取全局寄存器中的配置信息，通过总线仲裁模块从外部存储器读取BC消息控制块和BC数据控制块，并提取1553B总线消息，通过编码器发送给收发器；1553B总线上的消息通过收发器、解码器，传输给消息解析模块，消息解析模块将该消息传输给BC模块；在消息发送和接收过程完成后，BC模块根据中断配置状态决定是否发送中断请求给中断模块。RT模块是1553B消息的响应者，包含RT消息处理子模块、RT存储器读写控制子模块、内部缓存区；1553B总线上的消息通过收发器、解码器，传输给消息解析模块，消息解析模块将消息传输给RT模块；RT模块根据消息中命令字的RT地址和RT子地址，通过总线仲裁模块，从外部存储器中将该RT对应的RT地址列表、RT过滤列表、RT控制块、RT数据存储块读入到内部缓存区，并根据命令字响应适当的状态字；在消息发送和接收过程完成后，RT模块根据中断配置状态决定是否发送中断请求给中断模块。BM模块负责对1553B总线数据进行记录，包含BM记录控制子模块、内部缓存区；BM模块通过总线仲裁模块，从全局寄存器中获取该模块的工作配置信息；在接收到消息解析模块传输来的消息时，BM模块通过总线仲裁模块，从外部存储器读取BM过滤列表、BM控制块、BM数据存储块，并根据BM过滤块和BM控制块的配置信息，确定该条消息是否存入BM数据存储块里；完成存储后，BM模块根据中断配置状态决定是否发送中断请求给中断模块。自检测模块完成上电自检测、初始化自检测、周期性自检测；自检测模块通过总线仲裁模块从全局寄存器中读取自检测命令，并将检测的结果写入到全局寄存器中。所述基于链表的全功能1553B总线IP核内部及对外接口均采用统一的wishbone标准总线，多次例化该IP核，便可实现多个1553B设备。本发明通过链表的方式管理BC模块、RT模块、BM模块的数据，具有以下有益效果1. BC消息控制块、BC数据存储块、RT数据存储块、BM数据存储块均采用链表的方式实现，以BC消息控制块为例，当BC模块获取到当前的BC消息控制块时，通过BC消息控制块指针即可获知下一个需要处理的BC消息控制块的地址，无需任何计算，高效方便地实现BC消息控制块的寻址；BC数据存储块、RT数据存储块、BM数据存储块，同理；2. BC数据存储块、RT数据存储块、BM数据存储块均采用链表的方式进行数据存储，按照1553B总线消息的长度分配存储空间，数据在所有的存储空间中都是连续存储的，存储空间的利用率达到100%，避免了存储空间的浪费；3. RT模块最多有32个RT地址列表，每个RT地址列表最多可链接64个RT过滤列表和64个RT控制块，每个RT控制块又可链接多个RT数据存储块；通过上述链接方式，可同时实现32个RT的功能，对每个RT的各个子地址对应的多个消息同时处理；综上所述，通过链表的方式管理BC模块、RT模块、BM模块的数据，资源最大限度的被利用，有利于系统的精简和小型化，而且系统性能获得很大提高。下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明所述1553B总线IP核的结构框图。图2为本发明所述BC模块的链表结构图。图3为本发明所述RT模块的链表结构图。图4为本发明所述BM模块的链表结构图。
具体实施例方式如图1所示，为本发明所述1553B总线IP核的结构框图。所述1553B总线IP核包含BC模块、RT模块、BM模块、编码器、解码器、消息解析模块、存储模块、中断模块、时标模块、自检测模块、全局寄存器、总线仲裁模块。BC模块是1553B总线消息的发起单元，包含BC消息控制子模块、BC存储器读写控制子模块、内部缓存区；BC模块读取全局寄存器中的配置信息，通过总线仲裁模块从外部存储器读取BC消息控制块和BC数据控制块，并提取1553B总线消息，通过编码器A或编码器B发送给收发器；1553B总线上的消息通过收发器，解码器A或解码器B，传输给消息解析模块，消息解析模块将该消息传输给BC模块；在消息发送和接收过程完成后，BC模块根据中断配置状态决定是否发送中断请求给中断模块。RT模块是1553B消息的响应者，包含RT消息处理子模块、RT存储器读写控制子模块、内部缓存区；1553B总线上的消息通过收发器，解码器A或解码器B，传输给消息解析模块，消息解析模块将消息传输给RT模块；RT模块根据消息中命令字的RT地址和RT子地址，通过总线仲裁模块，从外部存储器中将该RT对应的RT地址列表、RT过滤列表、RT控制块、RT数据存储块读入到内部缓存区，并根据命令字响应适当的状态字；在消息发送和接收过程完成后，RT模块根据中断配置状态决定是否发送中断请求给中断模块。BM模块负责对1553B总线数据进行记录，包含BM记录控制子模块、内部缓存区；BM模块通过总线仲裁模块，从全局寄存器中获取该模块的工作配置信息；在接收到消息解析模块传输来的消息时，BM模块通过总线仲裁模块，从外部存储器读取BM过滤列表、BM控制块、BM数据存储块，并根据BM过滤块和BM控制块的配置信息，确定该条消息是否存入BM数据存储块里；完成存储后，BM模块根据中断配置状态决定是否发送中断请求给中断模块。自检测模块完成上电自检测、初始化自检测、周期性自检测；自检测模块通过总线仲裁模块从全局寄存器中读取自检测命令，并将检测的结果写入到全局寄存器中。消息解析模块通过解析接收到的1553B总线消息，获得消息类型、数据字类型、消息的错误状态，加上从时标模块获得的时标信息，一起传输给BC模块、RT模块、BM模块。中断模块接收来自BC模块、RT模块、BM模块、时标模块、自检测模块的中断请求，并存储到中断队列中，中断使能和中断队列的触发深度采用IP核默认值或由主机端通过全局寄存器设置。主机端通过主机端接口读写全局寄存器和外部存储器，来控制1553B IP核的运行、读取1553B IP核的状态、读写外部存储器中的链表。所述基于链表的全功能1553B总线IP核，采用双冗余通道，即包含两条总线，当一条总线发生错误时，切换到另一条总线通讯；每条总线分别对应一个编码器和一个解码器。编码器内部包含一个发送FIFO，当检测到发送FIFO不空时，将FIFO中的数据经过曼彻斯特编码后发送给收发器，最终发送到1553B总线上。解码器将总线上的串行数据进行解码后，转换成并行数据给消息解析模块。下面用实例说明各个模块是怎样工作的在BC的链表中建立一个子帧，该子帧周期为100毫秒，包含两条消息，消息间隔时间为5微秒。这两条消息为消息I是BC到RT的消息，32个数据字，在总线A上发送，为子帧的开始，不进行重试；消息2是RT到BC的消息，12个数据字，在总线A上发送，为子帧的结束，重试条件为检测到RT无响应或有总线错误时进行重试，在不同总线上重试I次。假设，BC模块、RT模块的每个消息控制块链接一个消息存储块。BC模块、RT模块、BM模块工作之前，先进行上电自检测。自检测通过后，主机端对各个模块进行空间划分、链表结构创建、时标、中断使能等信息配置。之后配置全局寄存器，使BC模块、RT模块、BM模块开始运行。运行时，时标模块一直做加计数，自检测模块一直进行周期自检测。BC模块的链表结构图如图2所示，BC模块的工作过程如下(I) BC消息控制子模块当检测到BC运行的信号时，BC消息控制子模块会判断内部缓存区是否加载完成。等待其加载完成后，BC消息控制子模块将内部缓存区的内容读出，并按照BC消息控制块中指定的消息类型、发送总线、子帧标志、消息间隔、重试设置等信息，进行该消息的发送和错误处理。例如消息I在子帧周期计数值满时，BC消息控制子模块将命令字以及32个数据字写到编码器A的FIFO中，最终该消息在总线A上发送。消息2在消息间隔时间5微秒计满时，BC消息控制子模块将命令字写到编码器A的FIFO中，最终该消息在总线A上发送。消息结束，BC消息控制子模块将该消息的错误状态及接收到的RT响应状态字和数据字，存入内部缓存区中数据存储块的对应位置。最后，BC消息控制子模块判断该消息是否需要进行重试，若需要重试，发信号给BC存储器读写控制子模块，BC消息控制子模块回到读取内部缓存区的状态，并在主机端设置的重试总线上进行消息的发送；若不需要重试或已经达到主机端设置的最大重试次数，BC消息控制子模块则重新回到判断内部缓存区是否加载完成状态，之后一直重复。当检测到BC停止的信号时，BC消息控制子模块回到初始状态。(2) BC存储器读写控制子模块当检测到BC运行的信号时，BC存储器读写控制子模块从全局寄存器中获取第一个BC消息控制块的指针、子帧周期等相关信息，并从外部存储器中读取该BC消息控制块以及该BC消息控制块链接的BC数据存储块，存到内部缓存区，同时发信号给BC消息控制子模块。由于采用链表的结构，因此可以很方便的获得下一个消息控制块的指针。BC消息控制子模块处理完成时，BC存储器读写控制子模块将内部缓存区的信息在更新到外部存储器中，并更新全局寄存器，此时一条消息处理结束。BC存储器读写控制子模块判断是否需要重试，若需要，则直接回到等待BC消息控制子模块处理完成状态；若不需要，BC消息控制子模块则判断是否有非周期消息要发送，若有，则BC存储器读写控制子模块将下一个BC消息控制块的指针改为非周期的指针，同时保存下一个BC消息控制块的指针；否则下一个BC消息控制块的指针保持不变。接着BC存储器读写控制子模块，根据当前的BC消息控制块指针，重新回到从外部存储器读取BC消息控制块及BC数据存储块的状态，之后一直重复。每条消息处理结束时，BC存储器读写控制子模块都要判断当前消息是否需要产生中断，若需要，则发送中断请求给中断模块。当检测到BC停止的信号时，BC存储器读写控制子模块回到初始状态。通过上述的工作过程，可实现BC模块对消息的控制和管理。其它类型消息的发送和接收与之类似。RT模块的链表结构图如图3所示，RT模块的工作过程如下(I) RT消息处理子模块RT消息处理子模块检测到RT运行的信号时，进入等待接收命令字的状态。如果接收到消息解析模块发送来的命令字，RT消息处理子模块会发送命令字给RT存储器读写控制子模块，让其开始从外部存储器加载数据。RT消息处理子模块等待内部缓存区加载完成后，判断当前RT是否使能，若不使能，则消息处理结束；若使能，则根据RT控制块的信息来判断当前命令字是否是合法的命令字。若合法，RT消息处理子模块等到响应时间计时满时，根据消息类型和RT数据结构中的控制信息，在接收到命令字的总线上，发送状态字，若为非法，则直接丢弃该命令字。假设在RT控制块中设置的上述实例中的两条消息均合法，对于消息1，RT消息处理子模块会接收BC发送的32个数据字，并存到内部缓存区的RT数据存储块中。如果消息无错误，则发送正确的状态字；对于消息2，RT消息处理子模块校验命令字无错误后，发送状态字和12个数据字。发送完后，RT消息处理子模块更新内部缓存区中的RT数据存储块的信息。之后，RT消息处理子模块重新回到等待接收命令字的状态。当检测到RT停止的信号时，RT消息处理子模块回到初始状态。(2) RT存储器读写控制子模块在检测到RT运行的信号时，RT存储器读写控制子模块从全局寄存器中获取RT地址列表的首地址。当收到RT消息处理子模块给出的有效命令字时，从命令字中可知RT地址、发送或接收的RT子地址。若命令字有效，RT存储器读写控制子模块根据RT地址，从相应的偏移空间读取RT的地址列表，并判断此RT是否使能，若不使能，处理结束；若使能，从RT地址列表中获得RT过滤列表的指针。并根据命令字里的发送或接收位以及RT子地址，从RT过滤列表相应的偏移空间读出该子地址的RT控制块。之后，根据RT控制块的RT数据存储块的指针读出RT数据存储块。此时，RT存储器读写控制子模块已将RT地址列表、RT控制块、RT数据存储器的内容存到内部缓存区中。RT消息处理子模块处理结束后，RT存储器读写控制子模块会将这些链表更新到外部存储器，此时一条消息处理结束。之后重新回到等待新的命令字的状态，一直重复。每条消息的最后，RT存储器读写控制子模块都会判断是否需要产生中断，若需要，则发送中断请求给中断模块。当检测到RT停止的信号时，RT存储器读写控制子模块回到初始状态。通过上述的工作过程，可实现RT模块对消息的响应。其它类型消息的发送和接收与之类似。 BM模块的链表结构图如图4所示，BM模块的工作过程如下当检测到BM模块运行的信号时，BM记录控制子模块从全局寄存器中获得第一个BM数据存储块的指针、BM过滤列表的指针、BM触发设置等信息，并将第一个BM数据存储块读取到内部缓存区中。由于采用链表的结构，因此可以从当前的BM数据存储块中获得下一个BM数据存储块的指针。BM记录控制子模块收到消息解析模块送来的命令字，对接收到的命令字进行第一级过滤。处理方法与RT类似，从接收到的命令字中获得RT地址、发送或接收状态、RT的子地址，通过这些信息从BM过滤表中找到该子地址对应的偏移空间，读出该子地址的BM控制块。将BM控制块中主机端设置的过滤条件，与命令字进行比较，条件满足则进行第二级过滤；条件不满足则直接被过滤掉。第二级过滤过程为判断BM触发功能是否使能，若未使能，直接将通过第一级过滤的消息存到外部存储器中；若使能，则只有触发条件满足时，才将当前的BM数据存储块更新到外部存储器中。一条消息处理完成后，BM记录控制子模块读取下一个BM数据存储块到内部缓冲区，之后一直重复。消息成功的存到外部存储器后，BM记录控制子模块判断此消息是否需要产生中断，若需要，则发送中断请求给中断模块。当检测到BM停止的信号时，BM记录控制子模块回到初始状态。通过上述的工作过程，可实现BM模块对消息的接收和记录。以上通过实例，说明了本发明所述1553B总线IP核中各个功能模块的是怎样工作的，怎样实现1553B消息的控制、处理和记录，以及与主机端的交互。最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
权利要求
1.一种基于链表的全功能1553B总线IP核，包含BC模块、RT模块、BM模块、编码器、解码器、消息解析模块、存储模块、中断模块、时标模块、自检测模块、全局寄存器、总线仲裁模块，其特征在于=BC模块、RT模块、BM模块的数据均采用链表的方式进行控制和管理； BC模块的链表由BC消息控制块、BC数据存储块组成；BC消息控制块存放1553B总线消息的控制信息，包含BC数据存储块指针、消息类型、发送总线、消息间隔、重试控制信息，其中BC数据存储块指针链接到BC数据存储块；BC数据存储块存放1553B总线消息的命令字、数据字、状态字、消息的错误状态、中断使能以及错误注入信息； RT模块的链表由RT地址列表、RT过滤列表、RT控制块、RT数据存储块组成；RT地址列表包含一个或多个RT配置列表，每个RT配置列表存放该RT的使能状态、状态字、过滤列表指针、响应时间信息，其中过滤列表指针链接到该RT过滤列表；RT过滤列表存放该RT的接收子地址和发送子地址对应的RT控制块指针，该指针链接到RT控制块；RT控制块存放合法命令字、RT数据存储块指针，该指针链接到RT数据存储块；RT数据存储块存放RT的每个子地址接收和发送1553B总线消息的命令字、数据字、消息的错误状态、中断使能、错误注入信息； BM模块的链表由BM过滤列表、BM控制块、BM数据存储块组成；BM过滤列表的格式和RT过滤列表的格式相同，BM控制块的格式和RT控制块的格式相同；BM过滤列表和BM控制块的链接关系，等同于RT过滤列表和RT控制块的链接关系；BM控制块中存放BM的数据存储块指针，该指针链接到BM数据存储块；BM数据存储块存放1553B总线消息的命令字、数据字、状态字、消息时标、消息的错误状态、中断使能信息。
2.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: 一个BC消息控制块对应一条1553B总线消息，每个BC消息控制块链接一个或多个BC数据存储块； BC模块包含一个或多个BC消息控制块，BC消息控制块包含BC消息控制块指针，该指针链接到下一个BC消息控制块，最后一个BC消息控制块的指针链接到开始的BC消息控制块； BC模块包含一个或多个BC数据存储块，BC数据存储块间的链接关系和BC消息控制块间的链接关系相同。
3.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: BM模块包含一个或多个BM数据存储块，BM数据存储块包含BM数据存储块指针，该指针链接到下一个BM数据存储块，最后一个BM数据存储块的指针链接到开始的BM数据存储块。
4.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: BC模块用于处理1553B总线协议规定的10种消息类型，实现周期和非周期消息发送、接收、处理； BC模块能进行1553B总线消息错误重试，且重试条件及重试总线选择采用IP核默认值或由主机端设置； BC模块能进行1553B总线消息错误注入，用于测试RT错误检测和处理能力，错误类型采用IP核默认值或由主机端设置。
5.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于:BC模块是1553B总线消息的发起单元，包含BC消息控制子模块、BC存储器读写控制子模块、内部缓存区； BC模块读取全局寄存器中的配置信息，通过总线仲裁模块从外部存储器读取BC消息控制块和BC数据控制块，并提取1553B总线消息，通过编码器发送给收发器； 1553B总线上的消息通过收发器、解码器，传输给消息解析模块，消息解析模块将该消息传输给BC模块； 在消息发送和接收过程完成后，BC模块根据中断配置状态决定是否发送中断请求给中断模块。
6.根据权利要求1所述的基于链表的全功能1553B总线IP核,其特征在于: RT模块是1553B消息的响应者，包含RT消息处理子模块、RT存储器读写控制子模块、内部缓存区； 1553B总线上的消息通过收发器、解码器，传输给消息解析模块，消息解析模块将消息传输给RT模块； RT模块根据消息中命令字的RT地址和RT子地址，通过总线仲裁模块，从外部存储器中将该RT对应的RT地址列表、RT过滤列表、RT控制块、RT数据存储块读入到内部缓存区，并根据命令字响应适当的状态字； 在消息发送和接收过程完成后，RT模块根据中断配置状态决定是否发送中断请求给中断模块。
7.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: BM模块负责对1553B总线数据进行记录，包含BM记录控制子模块、内部缓存区； BM模块通过总线仲裁模块，从全局寄存器中获取该模块的工作配置信息； 在接收到消息解析模块传输来的消息时，BM模块通过总线仲裁模块，从外部存储器读取BM过滤列表、BM控制块、BM数据存储块，并根据BM过滤块和BM控制块的配置信息，确定该条消息是否存入BM数据存储块里； 完成存储后，BM模块根据中断配置状态决定是否发送中断请求给中断模块。
8.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: 自检测模块完成上电自检测、初始化自检测、周期性自检测； 自检测模块通过总线仲裁模块从全局寄存器中读取自检测命令，并将检测的结果写入到全局寄存器中。
9.根据权利要求1所述的基于链表的全功能1553B总线IP核，其特征在于: 所述基于链表的全功能1553B总线IP核内部及对外接口均采用统一的wi shbone标准总线，多次例化该IP核，便可实现多个1553B设备。
全文摘要
本发明公开了一种基于链表的全功能1553B总线IP核，包含BC模块、RT模块、BM模块、编码器、解码器、消息解析模块、存储模块、中断模块、时标模块、自检测模块、全局寄存器、总线仲裁模块。与传统的1553B总线IP核相比，本发明通过链表的方式管理BC模块、RT模块、BM模块的数据，通过指针自动获取下一个地址，不占用资源进行寻址计算，数据在存储空间中连续存储，不浪费存储资源，保证资源最大限度的被利用，有利于系统的精简和小型化，而且系统性能获得很大提高。
文档编号G06F13/38GK103077147SQ201210592910
公开日2013年5月1日 申请日期2012年12月31日 优先权日2012年12月31日
发明者李超, 王兰芳, 王月荣 申请人:北京石竹科技股份有限公司