专利名称：带有仿真数据显示和仿真数据存储功能的仿真器的制作方法
技术领域：
本实用新型涉及芯片仿真器领域，具体涉及一种带有仿真数据显示和仿真数据存储功能的仿真器。
背景技术：
数字信号处理器(Digital Signal Processor,DSP)因其能够专用、快速地实现各种数字信号处理算法，目前被广泛地应用于各个领域。仿真器是DSP必备的调试工具，一个能完善地支持DSP调试的仿真器可以极大的促进DSP系统的开发效率。现有技术的仿真器在调试的过程中，不能清晰、直观、实时地掌握目标芯片和仿真器的状态。一旦用户在使用仿真器的过程中遇到了问题，基本上都需要技术人员直接到现场通过调试手段定位故障，这种解决问题的方式既效率低又不通用，加之目前市场上的仿真器普遍存在着技术支持不够及时和售后服务无法个性化的问题。因此在技术人员指导用户使用仿真器的过程中，如何清晰、直观、实时地掌握目标芯片和仿真器的状态，远程获取调试信息和提供故障诊断，同时辅助用户随时观察到仿真器和目标芯片的调试状态已经成为一个亟待解决的技术问题。
实用新型内容本实用新型要解决的技术问题是提供一种能够方便显示和存储目标芯片和仿真器的运行信息，方便用户掌握调试信息和接受远程技术支持，使用方便、结构简单、仿真调试效率高的带有仿真数据显示和仿真数据存储功能的仿真器。为了解决上述技术问题，本实用新型采用的技术方案为:一种带有仿真数据显示和仿真数据存储功能的仿真器，包括USB接口芯片和用于对目标芯片执行仿真调试的仿真执行单元，所述仿真执行单元与目标芯片的仿真调试接口相连，且所述仿真执行单元通过USB接口芯片与PC机相连，所述仿真器还包括用于显示仿真器及目标芯片的工作状态及调试信息的仿真显示模块和用于记录用户调试数据及仿真调试过程数据的仿真数据存储模块，所述仿真显示模块、仿真数据存储模块分别与仿真执行单元相连。作为上述技术方案的进一步改进:所述仿真执行单元包括仿真控制处理器和内建有JTAG协议转换电路的可编程逻辑器件，所述仿真控制处理器与USB接口芯片相连，所述仿真控制处理器通过可编程逻辑器件与目标芯片的仿真调试接口相连，所述仿真显示模块、仿真数据存储模块分别与仿真控制处理器或者可编程逻辑器件相连。所述仿真显示模块为IXD显示模块。所述仿真数据存储模块为SD卡数据存储模块。本实用新型具有下述优点:本实用新型的仿真器包括用于显示仿真器及目标芯片的工作状态及调试信息的仿真显示模块和用于记录用户调试数据及仿真调试过程数据的仿真数据存储模块，仿真显示模块、仿真数据存储模块分别与仿真执行单元相连，仿真显示模块能够对目标芯片和仿真器状态直观显示，以便用户清晰、实时掌握目标芯片和仿真器的工作状态，仿真数据存储模块能够存储用户调试数据信息，可以作目标芯片的一个独立监控器，并且存储仿真调试过程数据，以便查找仿真驱动与仿真器的故障，通过仿真显示模块、仿真数据存储模块能够实时地显示和存储目标芯片和仿真器运行的相关信息，方便用户掌握调试信息和接受远程技术支持，能够方便显示和存储目标芯片和仿真器的运行信息，方便用户掌握调试信息和接受远程技术支持，具有使用方便、结构简单、仿真调试效率闻的优点。
图1为本实用新型实施例的框架结构示意图。图2为本实用新型实施例中USB接口芯片的电路原理示意图。图3为本实用新型实施例中仿真执行单元的电路原理示意图。图4为本实用新型实施例中可编程逻辑器件的电路原理示意图。图5为本实用新型实施例中仿真显示模块的电路原理示意图。图6为本实用新型实施例中仿真数据存储模块的电路原理示意图。图例说明:1、USB接口芯片；2、仿真执行单元；21、仿真控制处理器；22、可编程逻辑器件；3、仿真显示模块；4、仿真数据存储模块。
具体实施方式
如图1所示，本实施例带有仿真数据显示和仿真数据存储功能的仿真器包括USB接口芯片I和用于对目标芯片执行仿真调试的仿真执行单元2，仿真执行单元2与目标芯片的仿真调试接口相连，且仿真执行单元2通过USB接口芯片I与PC机相连，仿真器还包括用于显示仿真器及目标芯片的工作状态及调试信息的仿真显示模块3和用于记录用户调试数据及仿真调试过程数据的仿真数据存储模块4，仿真显示模块3、仿真数据存储模块4分别与仿真执行单元2相连。本实施例中，仿真执行单元2包括仿真控制处理器21和内建有JTAG协议转换电路的可编程逻辑器件22，仿真控制处理器21与USB接口芯片I相连，仿真控制处理器21通过可编程逻辑器件22与目标芯片的仿真调试接口相连，仿真显示模块3、仿真数据存储模块4分别与可编程逻辑器件22相连。此外，仿真显示模块3、仿真数据存储模块4也可以分别与仿真控制处理器21相连。如图2所示，本实施例中的USB接口芯片I基于FT232芯片实现，FT232芯片作为一种USB转FIFO的接口芯片，能够实现主机的USB接口与仿真控制处理器21之间的数据交换，主要完成PC机通过USB 口发送数据时，仿真控制处理器21只需读取映射到其存储空间的FIFO地址；PC机通过USB 口读取返回数据时，仿真控制处理器21只需将数据写到其存储空间的FIFO地址即可。FT232芯片通过DP (第7脚)和DM (第8脚)两个管脚连接仿真器的USB接口。仿真器的USB接口经由USB连接线同调试主机(如PC机或笔记本电脑)的USB接口相连。FT232芯片的数据总线信号ADBUSO ADBUS7同仿真控制处理器21的数据总线接口 EDOO ED07——对应相连。FT232芯片的控制信号引脚ACBUSO、ACBUS2、ACBUS3同仿真控制处理器21的控制信号引脚CE2、AWE、ARE——对应相连。引脚ADBUSO ADBUS7、ACBUS0、ACBUS2、ACBUS3共同实现FT232芯片同仿真控制处理器21的数据传输功能。本实施例中，仿真控制处理器21基于图3所示69pin的DSP芯片实现，DSP芯片主要完成PC机发送的调试指令包接收，对调试指令包进行解析及根据指令包要求向PC端返回数据。可编程逻辑器件22基于可编程逻辑阵列(FPGA)芯片实现，且FPGA内建的JTAG协议转换电路模拟的为ACT8990控制仿真器的JTAG协议转换电路，JTAG协议转换电路主要完成接收来自处理器转发的调试命令包，将其转换为JTAG形式的数据发送给目标芯片；接收目标芯片的JTAG数据，转换成并行数据返回给仿真控制DSP。仿真控制处理器21通过FLASH芯片存储处理器端程序，在仿真器上电后，仿真控制处理器21将代码从FLASH芯片的存储空间搬移到仿真控制处理器21的芯片内存中运行。如图3所示，DSP芯片的EDOO ED07、AWE、ARE信号引脚同时连接FT232芯片数据接口和可编程逻辑器件的I/O接口。DSP芯片的CE2片选信号引脚仅同FT232芯片连接，CE3信号片选信号仅同可编程逻辑器件I/O接口连接。CE2和CE3信号引脚为互斥信号，DSP芯片通过分时控制CE2和CE3信号引脚，使得EDOO ED07、AWE、ARE信号能够同时连接两个器件(FT232和可编程逻辑器件)而不发生冲突。本实施例中，可编程逻辑器件22基于型号为Altera EP3C16的FPGA芯片实现，可编程逻辑器件22用于控制仿真控制处理器21的数据通路，实现FT232芯片FIFO及可编程逻辑器件22输入端和仿真控制处理器21的存储器接口的ASRAM对接。PC机通过FT232芯片和DSP芯片相连，DSP芯片与FPGA芯片电气相连，仿真显示模块3通过FPGA芯片引出来的管脚和FPGA芯片相连，仿真数据存储模块4通过卡槽和FPGA芯片相连，FPGA芯片与目标芯片内部的JTAG接口模块相连。此外，可编程逻辑器件22也可以基于其他的可编程逻辑器件实现，或者内建其他类型的JTAG协议转换电路，其原理与本实施例相同。如图4所示，FPGA用通用I/O引脚J15和J16同仿真显示模块3的TX和RX信号引脚连接。通用I/O 引脚 J12、J13、J14、K12、K15、K16、L13、L16、N15、N16、P16 分别同 DSP 芯片的数据接口连接。通用I/(H_PR16、F15、G16、G15、B16、C15同仿真数据存储模块4连接。仿真显示模块3用于显示仿真器和目标芯片的工作状态和调试的相关信息，使用户能够对仿真器和目标芯片状态进行清晰、直观和实时地掌握。本实施例中，仿真显示模块3为IXD显示模块，此外也可以根据需要采用包括数码管、LED等其他的显示模块。如图5所示，LCD显示模块的对外接口为标准串行总线接口，其中2号引脚为RX数据输入引脚，3号引脚为TX数据输出引脚，I号引脚为地引脚，9号引脚为电源引脚。FPGA芯片通过通用I/O引脚同RX和TX引脚连接。IXD显示模块内部集成了 IXD控制电路和控制程序。经过协议转换，FPGA芯片可以实现在IXD屏幕上的指定位置显示数字、字母、汉字和图形。仿真数据存储模块4用于存储用户调试数据信息和仿真调试过程数据，以便远程获取故障现场调试信息，查找仿真驱动与仿真器的故障。本实施例中，仿真数据存储模块4为SD卡数据存储模块，具有体积小巧、方便拔插、成本低廉的优点；此外也可以根据需要采用包括闪存等存储设备在内的其他数据存储模块。如图6所示，SD卡数据存储模块通过DAT0、DAT1、DAT2、DAT3引脚传输数据，通过CMD引脚传输控制信号。DAT0、DAT1、DAT2、DAT3引脚传输数据通过CMD引脚都与FPGA的I/O引脚连接。FPGA芯片通过CLK引脚送入SD卡数据存储模块所需的时钟信号。VDD是SD卡数据存储模块所需的3.3V电源，VSS是SD卡数据存储模块所需的地信号。FPGA芯片按照SD卡所需的标准协议将数据和控制命令将仿真数据写入SD卡数据存储模块中。本实施例的工作过程如下:I) PC机向仿真器发送调试指令包，调试指令包遵循特定的指令包格式，包括指令头，标识位，核心数据信息和校验位。2 )仿真控制处理器21通过USB接口芯片I获取到PC机发送过来的调试指令包。仿真控制处理器21根据调试指令包的标志位，选择对可编程逻辑器件22内建模拟的ACT8990模块发送寄存器操作命令包。可编程逻辑器件22内建模拟的ACT8990模块将其寄存器的地址同样映射到仿真控制处理器21的存储空间中，因此仿真控制处理器21对可编程逻辑器件22内建模拟的ACT8990模块操作，只需要对其映射到存储空间操作即可。3)可编程逻辑器件22内建模拟的ACT8990模块作为控制仿真器的JTAG协议转换电路，用于实现仿真器对目标芯片的访问。可编程逻辑器件22因为能够捕获仿真控制处理器21通过模拟ACT8990模块发送给目标芯片的调试指令包，所以能掌握仿真器和目标芯片的工作状态，从而通过连接在可编程逻辑器件22上的仿真显示模块3、仿真数据存储模块4进行实时显示和存储。同时，ACT8990模块为目标芯片提供一系列的接口函数，目标芯片中的程序通过调用这些函数，将要显示的变量和数组放入存储区，并通过和可编程逻辑器件22之间的JTAG链路回传给可编程逻辑器件22，由可编程逻辑器件22实现目标芯片向仿真显示模块3、仿真数据存储模块4指定位置的显示和存储，因此用户能够方便根据仿真显示模块3的显示输出以及仿真数据存储模块4记录的内容接受远程技术支持，快速高效地实现对目标芯片的仿真调试。以上所述仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
权利要求1.一种带有仿真数据显示和仿真数据存储功能的仿真器，包括相互连接的USB接口芯片(I)和用于对目标芯片执行仿真调试的仿真执行单元(2)，所述仿真执行单元(2)与目标芯片的仿真调试接口相连，且所述仿真执行单元(2 )通过USB接口芯片(I)与PC机相连，其特征在于:所述仿真器还包括用于显示仿真器及目标芯片的工作状态及调试信息的仿真显示模块(3)和用于记录用户调试数据及仿真调试过程数据的仿真数据存储模块(4)，所述仿真显示模块(3)、仿真数据存储模块(4)分别与仿真执行单元(2)相连。
2.根据权利要求1所述的带有仿真数据显示和仿真数据存储功能的仿真器，其特征在于:所述仿真执行单元(2 )包括仿真控制处理器(21)和内建有JTAG协议转换电路的可编程逻辑器件(22)，所述仿真控制处理器(21)与USB接口芯片(I)相连，所述仿真控制处理器(21)通过可编程逻辑器件(22)与目标芯片的仿真调试接口相连，所述仿真显示模块(3)、仿真数据存储模块(4)分别与仿真控制处理器(21)或者可编程逻辑器件(22)相连。
3.根据权利要求1或2所述的带有仿真数据显示和仿真数据存储功能的仿真器，其特征在于:所述仿真显示模块(3)为IXD显示模块。
4.根据权利要求3所述的带有仿真数据显示和仿真数据存储功能的仿真器，其特征在于:所述仿真数据存储模块(4)为SD卡数据存储模块。
专利摘要本实用新型公开了一种带有仿真数据显示和仿真数据存储功能的仿真器，包括USB接口芯片(1)和用于对目标芯片执行仿真调试的仿真执行单元(2)，仿真执行单元(2)与目标芯片的仿真调试接口相连，且仿真执行单元(2)通过USB接口芯片(1)与PC机相连，仿真器还包括用于显示仿真器及目标芯片的工作状态及调试信息的仿真显示模块(3)和用于记录用户调试数据及仿真调试过程数据的仿真数据存储模块(4)，仿真显示模块(3)、仿真数据存储模块(4)分别与仿真执行单元(2)相连。本实用新型能够方便显示和存储目标芯片和仿真器的运行信息，方便用户掌握调试信息和接受远程技术支持，具有使用方便、结构简单、仿真调试效率高的优点。
文档编号G06F13/40GK202995708SQ20122061539
公开日2013年6月12日 申请日期2012年11月20日 优先权日2012年11月20日
发明者扈啸, 黄俊杰, 陈书明, 龚国辉, 蒲伟, 粟毅, 高凤茹, 夏鹏 申请人:中国人民解放军国防科学技术大学