专利名称：一种仿真片内flash的仿真器的制作方法
技术领域：
本发明涉及一种仿真器，尤其涉及一种仿真片内FLASH的仿真器。
技术背景在开发、调试处理器芯片中用户程序时，程序开发人员所使用的工具 是带有仿真芯片的仿真器。目前，很多处理器芯片中都带有FLASH存储器， 因此，与之配套的仿真器也需要支持片内FLASH的仿真。与单独的FLASH芯片特性一样,产品芯片内的FLASH除了支持以字节 为单位的读、写操作外，通常还支持以页为单位的页擦除功能，和以整个 片内FLASH为单位的片擦除功能。这些以页或片为单位的擦除功能由一组 用户程序语句触发，FLASH对其内部指定的某一页或全片内的所有数据执 行自动的清除操作，擦除过程需要一定的时间，根据页的大小，从几毫秒 到几十毫秒不等。在仿真器中替代产品芯片的是仿真芯片，如果使用与产品芯片内相同 的片内FLASH放在仿真芯片中，由于FLASH品种较多，必然限制了仿真芯 片和仿真器的通用性。同时，由于FLASH具有以页或片为单位的擦除功能， 擦除过程执行时间较长，仿真器全速运行时没有问题，针对单步执行，需 要对触发擦除过程的语句从运行模式到监控模式的切换过程做特殊的处 理，难度较高。此外，FLASH的存储单元擦写寿命要比SRAM (静态随机存 储器)等器件小得多，仿真芯片用在程序调试中，由于待调试程序的不可测性，可能由于程序的错误，造成对仿真芯片内FLASH的错误大量擦写操 作，而损坏成本高昂的仿真芯片。如果在仿真芯片外使用SRAM替代片内FLASH,虽然能解决使用寿命、 通用性等问题，但S廳仅支持字节操作，在功能和操作时序上与FLASH 有较大差别，影响到仿真的真实性。发明内容本发明要解决的技术问题是提供一种仿真片内FLASH的仿真器，既可 以保证仿真芯片和仿真器的通用性和仿真芯片的使用寿命，又可以在仿真 片内FLASH功能时保持与产品芯片的一致。为解决上述技术问题，采用本发明所述方法实现的仿真器包括仿真芯 片，访问控制模块，存储器。仿真芯片与访问控制模块之间通过一组地址 /数据总钱连接，所述的地址/数据总线与产品芯片内处理器核访问片内 FLASH的地址/数据总线相同。仿真芯片和访问控制模块之间还有两根告 知信号线，在用户程序操作片内FLASH时，仿真芯片通过所述的这两个告 知信号告知访问控制模块，执行字节操作、页擦除或是片擦除。存储器采 用通用的SRAM器件实现。访问控制模块与存储器之间通过另一组地址/ 数据总线连接，所述的访问控制模块可以通过所述的这组地址/数据总线 对所述的存储器执行字节读写操作，或者与片内FLASH页对应的地址范围 内的数据写入操作，或者与整个片内FLASH对应的地址范围内的数据写入 操作。访问控制模块独立执行对存储器的写入操作，不影响仿真芯片的工 作。由于采用本发明所述的仿真器，既可以保证仿真芯片和仿真器的通用性和仿真芯片的使用寿命，又可以在仿真片内FLASH功能时保持与产品芯 片的一致，同时不需要对仿真器的单步执行作特殊处理。有利于降低程序 开发工具的成本和损耗，增强通用性，保障程序的调试效率。
下面结合附图和具体实施方式
对本发明作进一步详细的说明 附图是本发明一种仿真片内FLASH的仿真器的结构示意图。
具体实施方式
如附图所示，采用本发明所述方法实现的仿真器1包括仿真芯片2，访 问控制模块3，存储器4。仿真芯片2与访问控制模块3之间通过一组地址/ 数据总线5连接，地址/数据总线5与产品芯片内处理器核访问片内FLASH 的地址/数据总线相同。仿真芯片2和访问控制模块3之间还有两根告知信 号线用来传输告知信号7和8，在用户程序操作片内FLASH时，仿真芯片2 通过告知信号7和8告知访问控制模块3，执行字节操作、页擦除或是片擦 除。存储器4采用通用的SRAM器件实现。访问控制模块3与存储器4之间通 过另一组地址/数据总线6连接，访问控制模块3可以通过地址/数据总线6 对存储器4执行字节读写操作，或者与片内FLASH页对应的地址范围内的 数据写入操作，或者与整个片内FLASH对应的地址范围内的数据写入操 作。访问控制模块3独立执行对存储器4的写入操作，不影响仿真芯片2的 工作。用户程序在仿真芯片2中运行，当用户程序以单字节方式读、写片内 FLASH某一地址的数据时，仿真芯片2通过告知信号7、 8使访问控制模块3 知道是字节操作，访问控制模块3根据在地址/数据总线5上获得的地址/数据信息，通过地址/数据总线6对存储器4内对应地址的数据字节进行读、 写操作；当用户程序以页为单位擦除片内FLASH某一页的数据时，仿真芯 片2通过告知信号7、 8使访问控制模块3知道是页擦除操作，访问控制模块 3根据在地址/数据总线5上获得的地址/数据信息确定需要擦除的片内 FLASH的页在存储器4内对应的地址范围，然后通过地址/数据总线6对存 储器4内对应地址范围内的数据字节进行写入固定数据操作；当用户程序 以片为单位擦除片内FLASH整片的数据时，仿真芯片2通过告知信号7、 8 使访问控制模块3知道是片擦除操作，访问控制模块3根据在地址/数据总 线5上获得的地址/数据信息，通过地址/数据总线6对存储器4内与片内 FLASH对应的地址范围内的数据字节进行写入固定数据操作。根据片内 FLASH的擦除特性，来确定页擦除或片擦除时，访问控制模块3在存储器4 内写入的固定数据数值， 一般为"00"或"FF"。这样，仿真器l就很好地 模拟了对片内FLASH单字节操作、页擦除和片擦除的功能。同时由于存储 器4不在仿真芯片2内，访问控制模块3可以采用可编程逻辑器件实现，可 以方便地更改内容，仿真器1和仿真芯片2就具有了很好的通用性。由于访问控制模块3独立执行对存储器4的写入操作，不影响仿真芯片 2的工作，访问控制模块3在执行用户程序要求的页或片擦除时，仿真芯片 2也可以从运行模式切换到监控模式了，从而不会影响擦除过程，这样， 仿真器l就不需要为单步执行，针对触发FLASH页或片擦除操作的语句作 特殊处理了。存储器4采用SRAM实现，比FLASH存储器具有更快的访问速度和更大 的读写使用寿命，有助于提高仿真芯片使用寿命和存储器的使用效率。
权利要求
1、一种仿真片内FLASH的仿真器，其特征在于包括仿真芯片，访问控制模块，存储器；仿真芯片与访问控制模块之间通过一组地址/数据总线连接，所述的地址/数据总线与产品芯片内处理器核访问片内FLASH的地址/数据总线相同；仿真芯片和访问控制模块之间还有两根告知信号线，在用户程序操作片内FLASH时，仿真芯片通过所述的这两个告知信号告知访问控制模块，执行字节操作、页擦除或是片擦除；访问控制模块与存储器之间通过另一组地址/数据总线连接，所述的访问控制模块通过所述的这组地址/数据总线对所述的存储器执行读写操作。
2、 如权利要求l所述的仿真片内FLASH的仿真器，其特征在于所述 的访问控制模块通过这组地址/数据总线对存储器执行读写操作，该读写 操作包括字节读写操作，与片内FLASH页对应的地址范围内的数据写入 操作，与整个片内FLASH对应的地址范围内的数据写入操作。
3、 如权利要求l所述的仿真片内FLASH的仿真器，其特征在于所述 的存储器采用通用的SRAM器件实现。
4、 如权利要求l所述的仿真片内FLASH的仿真器，其特征在于所述 的访问控制模块采用可编程逻辑器件实现。
全文摘要
本发明公开了一种仿真片内FLASH的仿真器，包括仿真芯片，访问控制模块，存储器。仿真芯片与访问控制模块之间通过一组地址/数据总线连接。仿真芯片和访问控制模块之间还有两根告知信号线，在用户程序操作片内FLASH时，仿真芯片通过这两个告知信号告知访问控制模块，执行字节操作、页擦除或是片擦除。访问控制模块与存储器之间通过另一组地址/数据总线连接，访问控制模块通对存储器执行字节读写操作，与片内FLASH页对应的地址范围内的数据写入操作，或者与整个片内FLASH对应的地址范围内的数据写入操作。本发明有利于降低程序开发工具的成本和损耗，增强通用性，保障程序的调试效率。
文档编号G06F11/36GK101329647SQ20071004224
公开日2008年12月24日 申请日期2007年6月20日 优先权日2007年6月20日
发明者许国泰 申请人:上海华虹集成电路有限责任公司