神经元电路及其方法
【专利摘要】一种穿刺域异步神经元电路，包括第一穿刺到指数电路，其用于在神经元输入端模拟活动动力学并将电压尖峰转换为指数；第一可调增益电路，其用于模拟稳态的可塑性，该第一可调增益电路耦接到第一电压型尖峰指数输出，并具有第一电流输出；神经元核心电路，其耦接到所述第一电流输出以模拟神经元核心，并具有尖峰编码电压输出；滤波器和比较器电路，其耦接到所述尖峰编码电压输出，并具有增益控制输出，其耦接到所述第一可调增益电路以控制所述第一可调增益电路的增益；延迟可调电路，其用于模拟轴突延迟，耦接到尖峰编码电压输出，具有轴突延迟输出。
【专利说明】神经元电路及其方法
[0001] 相关申请的交叉引用
[0002] 本申请涉及并要求2012年7月25日提交的美国临时专利申请NO. 61/675, 736的 权利,在此将全部公开的内容并入本文。
[0003] 关于联邦基金声明
[0004] 本发明是在美国政府合同HRL0011-09-C-0001的支持下作出的。美国政府在本发 明中孚有一定的权利。
【技术领域】
[0005] 本公开涉及神经处理，尤其涉及神经元电路。更具体而言，本公开涉及具有可编程 活动动力学（kinetic dynamic)、稳态可塑性和轴突延迟的尖峰域神经元电路。
【背景技术】
[0006] 人类大脑包括约IO11个神经元和IO15个神经键。形成人类大脑的神经元、神经键 以及它们的网络是非常复杂的生物系统。图IA示出了生物神经元的简化图。在图IA中， 神经元接收若干刺激性输入电流信号Q1, i2, "--?）并产生单个输出信号Vtjut。图IB示出了 典型的输出信号的示例。其包括一连串的尖峰，这些尖峰为短时脉冲。输出信息被编码成 这些尖峰（tl，t2…）的时序。
[0007] 附图IC示出了神经键电路的简化模型。神经键的输入端被指定为接收突触前神 经兀的输出电压信号。该电压被称为突触前输入电压并被表不为Vpra。神经键的输出端被 指定为将电流提供到突触后神经元的输入节点中。该神经键的输出电流被表示为is。
[0008] 神经元计算机已用于模仿神经元和神经键的行为，并且已提出模仿它们行为的电 路。在2011年6月12日提交的美国专利申请No. 13/151，763中，J. Cruz-Albercht、P. Petre 和 N. Srinivasa 描述了一种"High-Order Time Encoded Based Neuron Circuit"。所描述 的电路具有多个生物机制，但不包括模拟活动动力学、稳态可塑性和轴突延迟的特征的电 路。
[0009] 活动动力学是指与神经元的神经键相关联的信号动力学。特别地，活动动力学是 指来自尖峰输入端的神经键输出响应的时间演化。这个时间响应具有指数衰减的形状。稳 态可塑性是指神经元网络相对于神经网络活动性调节它们自身的应激性的的能力。这种自 我调节用于将长时间内的输出平均尖峰率发展成目标值。轴突延迟是指一个轴突中的延 迟，轴突一般传导电脉冲离开神经元的细胞体。该延迟与尖峰通过轴突的时间相关联。轴 突将产生尖峰的神经元核心连接到接收该尖峰的延迟版本的目标神经键。
[0010] 在 2010 年 10 月 26 日发布的美国专利 No. 7, 822, 698 中，J. Cruz-Albercht 和 P. Petre 描述了 "Spike Domain and Pulse Domain Non-Linear Processors，'。美国专利 No. 7, 822, 698中描述的神经元电路具有尖峰域特征但是不包括模拟活动动力学、稳态可塑 性和轴突延迟的特征的电路。
[0011] J. Cruz-Albercht、M. Yung 和 Srinivasa 在 "Energy-Efficient Neuron, Synapse and STDP Circuits，'（IEEE Trans, on Biomedical Circuits and Systems, pp. 246-256, V〇1.6，N〇.3,2012年6月）中描述了另一种电路。该电路确实描述了神经元核心但是不包 括任何提供关于活动动力学、稳态可塑性和轴突延迟的特征的电路。
[0012] J. Lazzaro 在 "Low-Power Silicon Spiking Neurons and Axons，'（IEEE Symposium on Circuitry and Systems, pp. 2220-2223, 1992 年）中还描述了另一种电路。 该论文描述了一种稳态可塑性和活动动力学的电路。然而，与神经元相关联的神经键的每 个输入端都需要一个电容器，这将需要很多的电容器。
[0013] C. Bartolozzi 等在"Silicon Synaptic Homoestasis)，'（Brain Inspired Cognitive Systems, 2006年10月）中描述了一种轴突延迟类型的电路。但是，该电路针对 每个延迟级需要两个电容器。
[0014] 需要一种克服现有技术中上述不足的电路。鉴于模仿包括约IO11神经元和IO 15个 神经键的人类大脑的挑战，因此期望在更精确地模仿神经元和神经键的生物学特性的同时 减少电路的复杂度。本公开的实施例就是从这些和其他的需求出发。
【发明内容】
[0015] 在公开的第一实施例中：一种尖峰域异步神经元电路，包括：第一尖峰到指数电 路，其用于在神经元输入端模拟活动动力学并将电压尖峰转换为指数，该第一尖峰到指数 电路具有多个第一电压型尖峰域输入，并具有第一电压型尖峰指数输出；第一可调增益电 路，其用于模拟稳态可塑性，所述第一可调增益电路耦接到第一电压型尖峰指数输出，并具 有第一电流输出；神经元核心电路，其耦接到所述第一电流输出，以模拟神经元核心，并具 有尖峰编码电压输出；滤波器和比较器电路，其耦接到所述尖峰编码电压输出，并具有增益 控制输出，所述增益控制输出耦接到所述第一可调增益电路以控制所述第一可调增益电路 的增益；可调延迟电路，其用于模拟轴突延迟，所述可调延迟电路耦接到尖峰编码电压输 出，并具有轴突延迟输出。
[0016] 在公开的另一实施例中，一种提供尖峰域异步神经元电路的方法，包括：形成用于 在神经元输入端模拟活动动力学并将电压尖峰转换为指数的第一尖峰到指数电路，该第一 尖峰到指数电路具有多个第一电压型尖峰域输入，并具有第一电压型尖峰指数输出；形成 用于模拟稳态可塑性的第一可调增益电路，其耦接到第一电压型尖峰指数输出，并具有第 一电流输出；形成神经元核心电路，其耦接到所述第一电流输出以模拟神经元核心，并具有 尖峰编码电压输出；形成滤波器和比较器电路，其耦接到所述尖峰编码电压输出，并具有输 出端，该输出端耦接到所述第一可调增益电路的增益控制以控制所述第一可调增益电路的 增益；形成用于模拟轴突延迟的延迟调整电路，其耦接到尖峰编码电压输出，并具有轴突延 迟输出。
[0017] 通过后面的详细说明和附图，这些特征和其他特征将变得更加清楚。在附图和说 明中，附图标记表示不同的特征，相同的附图标记在全部附图和说明中表示相同的特征。
【专利附图】
【附图说明】
[0018] 图IA和图IB分别示出了根据现有技术的生物神经元的简化图和根据现有技术的 神经元的典型输出信号的示例；
[0019] 图IC示出了根据现有技术的神经键电路的简化模型；
[0020] 图2是根据本公开的具有可编程活动动力学、稳态可塑性和轴突延迟的异步尖峰 神经元电路的框图；
[0021] 图3示出了来自根据本公开的图2中所示的电路框图的典型的输出波形；
[0022] 图4A是图2的尖峰到指数块的电路图，图4B示出了根据本公开的尖峰到指数块 的典型的输入波形的示例和的典型的输出波形的示例；
[0023] 图5示出了根据本公开的图2的可调节增益块和滤波和比较块的电路图；
[0024] 图6A示出了根据本公开的神经元核心电路图，并且图6B示出了神经元核心电路 的典型的输出波形；
[0025] 图7A示出了根据本公开的图6A的磁滞比较器的输入输出传输特性，图7B示出了 磁滞比较器的电路图，图7C示出了磁滞比较器中的跨导放大器的输入输出传输特性；
[0026] 图8A示出了根据本公开的图2和图6A的神经元核心的另一电路图，并且图8B示 出了根据本公开的图8A的电路的典型的输出波形；
[0027] 图8C示出了根据本公开的图2的神经元核心的电路图的另一实施例；
[0028] 图9A示出了图2的延迟级块的电路，图9B示出了根据本公开的延迟级块的一个 延迟级的电路图；
[0029] 图10示出了根据本公开的图2的尖峰到指数块的输入和输出的典型波形和图2 的神经元核心的输出的模拟；
[0030] 图11示出了根据本公开的图2的尖峰到指数块的输入和输出的典型波形、图2的 神经元核心的输出、图2的延迟级块的输出、和尖峰到指数块的输入的Tisi(尖峰间距）和 延迟级块的输出的Tisi的模拟。
【具体实施方式】
[0031] 下面的描述中，将对大量的具体细节进行阐述以清楚地描述在本文中公开的各种 特定实施例。然而，本领域技术人员将理解，在没有以下讨论的全部特定细节的情况下也可 以实现当前所声明的发明。在其他实施例中，将不对众所周知的特征进行描述，以避免模糊 本发明。
[0032] 图2示出了根据本公开的具有可编程活动动力学、稳态可塑性和轴突延迟的异步 尖峰神经元电子电路10的结构图。可以将该电路用作实现大型并行神经元电子系统的基 本元件来进行处理。所述异步尖峰神经元电子电路10只需要少量的内部电容器来实现大 量的效果，从而允许在相对小的区域中以相对低的功率来实现所述电路10。这非常重要，因 为电容器的数量可能是实现在集成电路中的神经元网络的密集度的限制因素。在电路10 中，针对一组n个神经键只有一个电容器。例如，在具有5000个神经键的网络中，电路10 的使用可以将神经元和神经键的网络中的电容器的数量减少5000个。
[0033] 附图3示出了一个来自图2中所述电路框图10的典型的输出波形44。如图2所 示，神经元网络具有多个电路10。一个电路的输出44可以连接到另一个电路10的一个或 多个输入端，因此，如图3所示，输入14和18具有相同的波形。一般而言，电路10之间的 互连性会非常复杂。
[0034] 电路10具有多组输入。将第一组n个输入标记为inputn到input ln14。将第二 组m个输入标记为;[即111:21到;[即111:2111 18。n个输入的数目与m个输入的数目可以不同。所 有的输入都是电压类型的尖峰域信号。电路10具有单个输出44,该输出44也是电压类型 尖峰域信号。
[0035] 所有的信号都是异步的。如图3所示，输出信号44只有两个可能的幅值，S卩，高和 低。将输出信号44中的信息全部编码成稳幅异步尖峰的时序。
[0036] 尖峰到指数（spike-to-exponential)级12和尖峰到指数级16用于在神经元的 输入处实现可编程活动动力学。分别连接到尖峰到指数级12和尖峰到指数级16的输出端 的可调增益单元24和可调增益单元26由滤波器和比较器电路28控制并实现稳态可塑性。 尖峰到指数级12和16和可调增益单元24和26 -起作为模拟神经键的行为的电路。神经 元核心36连接到可调增益单元24和可调增益单元26的输出之和34,并可模仿积分发放 神经元。神经元核心36将电流信号i34转换为电压信号y38,该电压信号y38是尖峰编码 的。延迟段40连接到神经元核心36的输出端并实现轴突延迟。
[0037] 电路10具有各种控制信号。ControLk1IS和control_k 215用于为尖峰到指数电 路12和尖峰到指数电路16设置内部时间常量以在神经元输入端实现可编程活动动力学。C〇ntr〇l_h 29用于为所述滤波器和比较器28和可调增益电路24和26设置目标神经元尖 峰率以实现稳态可塑性。control_d用于为轴突延迟电路40设置目标延迟。
[0038] 信号Vl20和v222分别是尖峰到指数块12和尖峰到指数块16的电压输出。信号 V1是输入inputn到inputln 14的函数，信号V2是输入input21到input2m 18的函数。信号 L30和i232分别是可调增益块24和可调增益块26的电流输出。信号iJO和i232是电压 信号Vl20和v222的量化版本（scaled version)。信号i 34是L30和i232的和，并且作 为神经元核心36的输入。信号y 38是神经元核心36的输出，并被提供为延迟状态40的 输入。
[0039] 图4A是图2中尖峰到指数块12的电路图。尖峰到指数电路12具有一个或多个输 入放大器70、积分器74、和包括具有可变增益的放大器76和加法器72的负反馈电路。积 分器74可通过具有电容器和由时间常数控制器控制的可变电阻器的集成电路实现。可变 增益放大器76可以通过可变电阻器实现。
[0040] 图4B示出了尖峰到指数块的典型输入波形14的示例和典型输出波形20的示例。 如图4B所示，输入inputn到inputin 14是电压尖峰序列。如图4B所示的简化仿真示例中 只有一个输入（即inputn)是活跃的并具有尖峰，而且只绘制了这个输入。一般而言，多个 输入14是活跃的并具有尖峰。如图4B所示，多个输入尖峰被转换为输出20,该输出20急 剧拉升到高电平并随之指数衰减到低电平。可以将该输出称作尖峰指数。
[0041] 图5示出了图2中的可调增益模块24、26和滤波器和比较器模块的电路图。可调 增益模块24和可调增益模块26可以分别由跨导放大器84和跨导放大器86实现。跨导放 大器84和跨导放大器86的输入分别是信号vl20和信号v222。跨导放大器84和跨导放大 器86的输出分别是电流i 130和电流i232。跨导放大器84和跨导放大器86的跨导增益为 g，可通过滤波器和比较器模块28的输出端处的信号85来调节跨导增益。
[0042] 跨导放大器84具有内部选通电路，当vl20小于可编程阈值时，该内部选通电路将 输出电流i 130置为0。类似地，跨导放大器86可以具有内部选通电路，当v222小于可编程 阈值时，该内部选通电路将输出电流i232置为0。
[0043] 滤波器和比较器模块28具有低通滤波器80,低通滤波器80的输入端连接到神经 元核心36的输出y 38。比较器82连接到低通滤波器80的输出端和control_h 29,并且 比较器输出信号85。c〇ntr〇l_h 29用于设置整个神经元电路的期望的长期目标输出尖峰 率。
[0044] 图6A示出了图2的神经元核心36的电路图，该电路可以具有电流源54、电容器 50和磁滞比较器52。图6B示出了神经元核心36的输出y 38的典型输出波形。
[0045] 图7A示出了图6A的磁滞比较器52的输出输入传输特性，示出了当尖峰开始时， 将输出y设置为电压Vra，直到尖峰结束。然后，将该电压重置为尖峰的开始和结束分 别由VM_Th,和Vsutesrt确定。图7B示出了磁滞比较器52的实施例的电路图，该磁滞比较器52 具有带有正反馈64的非线性跨导放大器60和电阻62。图7C示出了磁滞比较器52中的跨 导放大器60的输出输入传输特性，不出了跨导放大器60的增益大于1/Rq，其中Rq为电阻 62的电阻值。
[0046] 图8A示出了图2和图6A的神经元核心36的电路图的一个实施例。图8A的电路 用电容器50、磁滞比较器52和压控电流源54实现神经元核心。如图8A所示，压控电流源 54由两个串联的场效应晶体管120和场效应晶体管124实现，场效应晶体管120的栅极连 接到设定电压Vpw，场效应晶体管124的栅极连接到反相器122的输出端，反相器122的输入 端连接到磁滞比较器60的输出端。图8B示出了在输入34是直流（DC)的情况下图8A的 神经元核心电路的输出38的晶体管级模拟的典型输出波形。该电路的能耗非常低，约每尖 峰0. 4pJ，并且输出y 38是电压尖峰序列。
[0047] 图8C为根据本公开的用于实现图2的神经元核心36的电路的替代实施例。该实 施例是积分发放神经元并执行以下等式：
【权利要求】
1. 一种尖峰域异步神经元电路，包括： 第一尖峰到指数电路，其用于在神经元输入端模拟活动动力学并将电压尖峰转换为指 数，所述第一尖峰到指数电路具有多个第一电压型尖峰域输入，并具有第一电压型尖峰指 数输出； 第一可调增益电路，其用于模拟稳态可塑性，所述第一可调增益电路耦接到第一电压 型尖峰指数输出，并具有第一电流输出； 神经元核心电路，其耦接到所述第一电流输出以模拟神经元核心，并具有尖峰编码电 压输出； 滤波器和比较器电路，其耦接到所述尖峰编码电压输出，并具有增益控制输出，所述增 益控制输出耦接到所述第一可调增益电路以控制所述第一可调增益电路的增益；以及 可调延迟电路，其用于模拟轴突延迟，所述可调延迟电路耦接到尖峰编码电压输出， 并具有轴突延迟输出。
2. 如权利要求1所述的电路，还包括： 第二尖峰到指数电路，其用于在神经元输入端模拟活动动力学并将电压尖峰转换为指 数，所述第二尖峰到指数电路具有多个第二电压型尖峰域输入，并具有第二电压型尖峰指 数输出； 第二可调增益电路，其用于模拟稳态可塑性，所述第二可调增益电路耦接到所述第二 电压型尖峰指数输出，并具有第二电流输出； 其中，所述增益控制输出耦接到所述第二可调增益电路以控制所述第二可调增益电路 的增益； 其中，将所述第一电流输出与所述第二电流输出相加以形成总电流输出；并且， 其中，所述神经元核心耦接到所述总电流输出。
3. 如权利要求2所述的电路，还包括： 第一时间常数控制器，其耦接到所述第一尖峰到指数电路以调整所述第一尖峰到指数 电路的活动动力学； 第二时间常数控制器，其耦接到所述第二尖峰到指数电路以调整所述第二尖峰到指数 电路的活动动力学； 神经元尖峰率控制器，其耦接到所述第一滤波器和比较器电路以设置目标神经元尖峰 率；和 延迟控制器，其耦接到所述可调延迟电路以设置目标轴突延迟。
4. 如权利要求2所述的电路，其中： 所述第一电压型尖峰指数输出和所述第二电压型尖峰指数输出中的每一个具有急剧 拉升到高电平并随之指数衰减到低电平的电压信号。
5. 如权利要求1所述的电路，其中： 所述轴突延迟输出包括在高幅值和低幅值之间交替的电压型尖峰域信号； 其中，所述电压型尖峰域信号中的信息按照所述信号的时序被编码。
6. 如权利要求2所述的电路，其中所述第一尖峰到指数电路和所述第二尖峰到指数电 路中的每一个包括： 多个放大器，每个放大器耦接到多个第一电压型尖峰域输入或多个第二电压型尖峰域 输入中的相应的一个；和 积分器，其耦接到各放大器的输出端。
7. 如权利要求6所述的电路，其中，所述积分器包括具有由相应的第一时间常数控制 器或第二时间常数控制器控制的可变增益的负反馈的积分器。
8. 如权利要求6所述的电路，其中，所述积分器包括： 电容器；和， 可变电阻器，其由相应的第一时间常数控制器或第二时间常数控制器控制。
9. 如权利要求2所述的电路，其中： 所述第一可调增益电路包括第一跨导放大器，所述第一跨导放大器具有由所述增益控 制输出控制的增益；以及 所述第二可调增益电路包括第二跨导放大器，所述第二跨导放大器具有由所述增益控 制输出控制的增益。
10. 如权利要求2所述的电路，其中，所述第一滤波器和比较器电路包括： 低通滤波器，其耦接到所述神经元核心电路的所述尖峰编码电压输出；和 比较器，所述比较器的一个输入端耦接到所述低通滤波器，另一输入端耦接到神经元 尖峰率控制器，以设直目标神经兀尖峰率； 其中，所述比较器的输出是增益控制输出，所述增益控制输出耦接到所述第一可调增 益电路以控制所述第一可调增益电路的增益，并耦接到所述第二可调增益电路以控制第二 可调增益电路的增益。
11. 如权利要求2所述的电路，其中，所述神经元核心电路包括： 压控电流源； 电容器；和 磁滞比较器，其中，所述磁滞比较器的输入端、所述压控电流源的输出端和所述电容器 耦接到所述总电流输出；并且 其中，所述压控电流源由所述磁滞比较器的输出控制。
12. 如权利要求11所述的电路，其中，所述磁滞比较器包括： 具有正反馈的非线性跨导放大器；和 电阻器。
13. 如权利要求12所述的电路，其中，所述压控电流源包括： 第一晶体管，其耦接到电压源； 第二晶体管，其耦接到所述第一晶体管；和 反相器，其耦接到所述跨导放大器的输出端和所述第二晶体管。
14. 如权利要求1所述的电路，其中，所述神经元核心电路包括： 电容器； 电阻器，其与所述电容器并联； 开关；和 比较器，其具有正输入端、负输入端和输出端，所述正输入端连接到所述电容器、所述 电阻器和所述开关，所述负输入端连接到Vth电压； 其中，所述输出端控制所述开关打开或者闭合以将所述比较器的正输入端连接到 电压；以及 其中，当所述电容器充电到高于Vth时，所述输出端控制所述开关闭合，以使所述电容 器放电，于是所述输出端控制所述开关打开，从而重复该过程。
15. 如权利要求1所述的电路，其中，所述神经元核心电路是积分发放神经元，并且执 行以下等式：
16. 如权利要求1所述的电路，其中，所述可调延迟电路包括： 多个串联的延迟级； 选择器，其具有轴突延迟输出； 控制器，其耦接到所述选择器； 其中，所述控制器在所述轴突延迟输出或所述多个延迟级中的任意一个的输出之间进 行选择。
17. 如权利要求16所述的电路，其中，所述延迟级包括： 触发电路； 跨导放大器，其耦接到所述触发电路； 电容器，其耦接到所述跨导放大器； 比较器，其耦接到所述电容器和参考电压；和 开关； 其中，当所述电容器上的电压达到所述参考电压时，所述开关闭合，所述电容器放电， 并且重置所述触发电路以使得输入电压重新对所述电容器充电，并且所述开关打开。
18. 如权利要求1所述的电路，其中，所述可调延迟电路包括： 差动电路，其包括两个触发电路、两个放大器、两个电容器和一个差动比较器。
19. 一种提供尖峰域异步神经元电路的方法，包括： 形成用于在神经元输入端模拟活动动力学并将电压尖峰转换为指数的第一尖峰到指 数电路，所述第一尖峰到指数电路具有多个第一电压型尖峰域输入，并具有第一电压型尖 峰指数输出； 形成用于模拟稳态可塑性的第一可调增益电路，所述第一可调增益电路耦接到所述第 一电压型尖峰指数输出，并具有第一电流输出； 形成神经元核心电路，所述神经元核心电路耦接到所述第一电流输出以模拟神经元核 心，并具有尖峰编码电压输出； 形成滤波器和比较器电路，所述滤波器和比较器电路耦接到所述尖峰编码电压输出， 并且具有增益控制输出，所述增益控制输出耦接到所述第一可调增益电路以控制所述第 一可调增益电路的增益； 形成用于模拟轴突的可调延迟电路，所述可调延迟电路耦接到所述尖峰编码电压输 出，延并具有轴突延迟输出。
20. 如权利要求19所述的方法，还包括： 形成用于在神经元输入端模拟活动动力学并将电压尖峰转换为指数的第二尖峰到指 数电路，所述第二尖峰到指数电路具有多个第二电压型尖峰域输入，并具有第二电压型尖 峰指数输出；以及 形成用于模拟稳态可塑性的第二可调增益电路，所述第二可调增益电路耦接到所述第 二电压型尖峰指数输出，并具有第二电流输出； 其中，所述增益控制输出耦接到所述第二可调增益电路以控制所述第二可调增益电路 的增益； 其中，将所述第一电流输出与所述第二电流输出相加以形成总电流输出；并且， 其中，所述神经元核心耦接到所述总电流输出。
21. 如权利要求20所述的方法，还包括： 提供第一时间常数控制器，其耦接到所述第一尖峰到指数电路以调整所述第一尖峰到 指数电路的活动动力学； 提供第二时间常数控制器，其耦接到所述第二尖峰指数电路以调整所述第二尖峰到指 数电路的活动动力学； 提供神经元尖峰率控制器，其耦接到所述第一滤波器和比较器电路以设置目标神经元 尖峰率；并且， 提供延迟控制电路，其耦接到所述可调延迟电路以设置目标轴突延迟。
22. 如权利要求20所述的方法，其中： 所述第一电压型尖峰指数输出和所述第二电压型尖峰指数输出中的每一个具有急剧 拉升到高电平并随之指数衰减到低电平的电压信号。
23. 如权利要求19所述的方法，其中： 所述轴突延迟输出包括在高幅值和低幅值之间交替的电压型尖峰域信号； 其中，所述电压型尖峰域信号中的信息按照所述信号的时序来进行编码。
【文档编号】G06N3/02GK104335224SQ201280073534
【公开日】2015年2月4日 申请日期:2012年11月16日 优先权日:2012年7月25日
【发明者】乔斯·克鲁兹-阿尔布雷希特, 纳拉延·斯里尼瓦桑, 迈卡尔·W·扬 申请人:Hrl实验室有限责任公司