存储器控制装置及方法
【专利摘要】一种存储器控制装置及方法，用以控制具有部分阵列自我更新(Partial?Array?Self?Refresh，PASR)功能且具有多个存储段的存储器。根据一实施范例，存储器控制装置包括PASR组态缓存器、地址映射器、地址译码器以及地址选择器。PASR组态缓存器存储PASR组态。地址映射器依据地址偏移将输入地址组转换成映射地址组，映射地址组包括连续或落于限定范围内的至少一映射地址。地址译码器在写入时更新PASR组态。地址选择器在休眠或待命模式时，依据PASR组态缓存器产生更新地址组以设定存储器的至少一模式缓存器，以让存储器自我更新对应的至少一存储段。
【专利说明】存储器控制装置及方法
【技术领域】
[0001]本发明是关于一种存储器控制装置，用以控制具有部分阵列自我更新(PartialArray Self Refresh, PASR)功能的存储器的存储器控制装置。
【背景技术】
[0002]便携设备功能持续增加，效能与电池续航力也必须对应地提升。设计这些装置中面临如何降低功耗使其延长电池寿命及待机时间的问题。从另一趋势来看，智能手机市场同时也带动存储器出货量的成长。在未来便携设备的存储器容量需求将愈来愈大，因此如何降低存储器功耗课题更加受到重视。
[0003]对于便携设备的存储器功耗，目前尚未存在有效地利用部分阵列自我更新(Partial Array Self Refresh, PASR)功能降低存储器功耗的技术。
【发明内容】
[0004]本发明提供了配置于一计算器的一种存储器控制装置，其用以控制计算器中具有部分阵列自我更新(Partial Array Self Refresh, PASR)功能且具有多个存储段(segment)的存储器。计算器可操作于一正常模式以及一休眠或待命模式(sleep orstandby mode)。
[0005]根据一实施范例，存储器控制装置包括一 PASR组态缓存器(PASR configurationregister)、一地址映射器(address remapper)、一地址译码器以及一地址选择器(addressselector)。
[0006]PASR组态缓存器用以存储一 PASR组态，PASR组态包括多个PASR组态位，且PASR组态位与存储段分别对应。地址映射器用以接收一输入地址组，将输入地址组转换成一映射地址组(mapped address set),并输出映射地址组。其中映射地址组包括连续或落于一限定范围内的至少一映射地址。
[0007]根据一实施范例，地址映射器在正常模式时接收输入地址组以及一地址偏移(address offset)。而地址映射器可依据地址偏移将输入地址组转换成映射地址组。
[0008]地址译码器耦接于PASR组态缓存器以及地址映射器。地址译码器用以在正常模式时接收映射地址组以及PASR组态，依据映射地址组去更新PASR组态，且将更新完的PASR组态回存于PASR组态缓存器。地址选择器耦接存储器、PASR组态缓存器以及地址映射器。地址选择器用以在正常模式时，接收映射地址组并据以产生用以存取存储器的一更新地址组。地址选择器用以在休眠或待命模式时，接收更新完的PASR组态并据以产生更新地址组。地址选择器并依据更新地址组设定存储器的至少一模式缓存器，以让存储器自我更新PASR组态对应的至少一个存储段。
[0009]根据另一实施范例，地址映射器用以在正常模式时接收输入地址组、多个预设地址以及多个查找地址，依据输入地址组、预设地址以及这些查找地址将输入地址组转换成映射地址组，并输出映射地址组。其中映射地址组包括连续或落于限定范围内的至少一个映射地址。
[0010]地址译码器耦接于PASR组态缓存器以及地址映射器。地址译码器用以在正常模式时接收输入地址组以及PASR组态，并依据输入地址组以及PASR组态更新PASR组态，且将更新完的PASR组态回存于PASR组态缓存器。
[0011]地址选择器耦接存储器、PASR组态缓存器以及地址映射器。地址选择器用以在正常模式时，接收映射地址组并据以产生用以存取存储器的更新地址组。且地址选择器用以在休眠或待命模式时，接收更新完的PASR组态并据以产生更新地址组，并依据更新地址组设定存储器的至少一个模式缓存器，以让存储器自我更新对应的至少一个存储段。
[0012]根据又一实施范例，存储器控制装置包括一备份存储单元、一休眠标识、PASR组态缓存器、一控制器、地址译码器以及地址选择器。休眠标识用以记录包含存储器的计算器是否处在休眠或待命模式或是正常模式。PASR组态缓存器用以存储PASR组态，PASR组态包括多个PASR组态位，PASR组态位与存储段分别对应。控制器耦接存储器、休眠标识、地址选择器、地址译码器以及备份存储单元。控制器用以在休眠或待命模式时，产生用来存取存储器的控制器输出地址组，并将控制器输出地址组对应的至少一个存储段的内容复制到备份存储单元。
[0013]地址译码器耦接于休眠标识、控制器以及PASR组态缓存器。地址译码器用以在休眠或待命模式时更新PASR组态中与控制器输出地址组对应的至少一个PASR组态位，并将更新完的PASR组态回存于PASR组态缓存器。地址选择器耦接存储器、PASR组态缓存器以及控制器。
[0014]地址选择器耦接存储器、PASR组态缓存器以及控制器。地址选择器用以在休眠或待命模式时，接收控制器输出地址组或更新完的PASR组态并据以产生更新地址组，以让存储器依据更新地址组自我更新PASR组态对应的至少一个存储段。
[0015]此外，本发明并提供一存储器控制方法，用以控制计算器中具有PASR功能的存储器。其中计算器可操作在正常模式以及休眠或待命模式，存储器包括多个存储段。存储器控制方法包括以下步骤。接收输入地址组。将输入地址组转换成映射地址组，其中映射地址组包括连续或落于限定范围内的至少一个映射地址。
[0016]当在正常模式时，存储器控制方法执行以下步骤。依据映射地址组更新PASR组态，其中PASR组态包括多个PASR组态位，这些PASR组态位与存储段分别对应。将更新完的PASR组态回存。依据映射地址组产生用以存取存储器的更新地址组。
[0017]而当在休眠或待命模式时，存储器控制方法执行以下步骤。依据更新完的PASR组态产生更新地址组。依据更新地址组设定存储器的至少一个模式缓存器。依据模式缓存器让存储器自我更新PASR组态对应的至少一个存储段。
[0018]综上所述，可以通过将写入数据集中存放于连续或限定范围的存储段，或是通过备份数据的方式，减少休眠或待命模式时需要进行自我更新的存储段或存储组的数量，进而降低存储器在计算器休眠或待命模式所耗费的功耗。
【专利附图】
【附图说明】
[0019]图1为一实施范例的存储器控制装置的方块示意图。
[0020]图2为一实施范例的存储器控制装置的方块示意图。[0021]图3A为一实施范例的地址映射器的示意图。
[0022]图3B为一实施范例的地址映射器的示意图。
[0023]图3C为一实施范例的地址映射器的示意图。
[0024] 图3D为一实施范例的地址映射器的示意图。
[0025]图4A为一实施范例的存储器地址存取及输入地址组的示意图。
[0026]图4B为一实施范例的存储器地址存取及映射地址组的示意图。
[0027]图5A为一实施范例的地址译码器的示意图。
[0028]图5B为一实施范例的地址译码器的示意图。
[0029]图5C为一实施范例的地址译码器的示意图。
[0030]图6为一实施范例的地址选择器的不意图。
[0031]图7为一实施范例的存储器控制装置的方块示意图。
[0032]图8为一实施范例的存储器控制装置的方块示意图。
[0033]图9A为一实施范例的地址映射器的示意图。
[0034]图9B为一实施范例的地址映射器的示意图。
[0035]图9C为一实施范例的地址映射器的示意图。
[0036]图9D为一实施范例的地址映射器的示意图。
[0037]图1OA为一实施范例的地址译码器的示意图。
[0038]图1OB为一实施范例的地址译码器的示意图。
[0039]图1OC为一实施范例的地址译码器的示意图。
[0040]图11为一实施范例的地址选择器的示意图。
[0041]图12为一实施范例的地址映射器的示意图。
[0042]图13为一实施范例的存储器控制方法的流程示意图。
[0043]图14为一实施范例的步骤S120的流程示意图。
[0044]图15为一实施范例的步骤S120的流程示意图。
[0045]图16为一实施范例的步骤S120的流程示意图。
[0046]图17为一实施范例的步骤S120的流程示意图。
[0047]图18为一实施范例的步骤S120的流程示意图。
[0048]图19为一实施范例的步骤S120的流程示意图。
[0049]图20为一实施范例的步骤S120的流程示意图。
[0050]图21为一实施范例的步骤S170的流程示意图。
[0051]图22为一实施范例的存储器控制装置的方块示意图。
[0052]图23为一实施范例的存储器控制装置的方块示意图。
[0053]图24为一实施范例的地址译码器的示意图。
[0054]图25为一实施范例的地址选择器的不意图。
[0055]【主要元件符号说明】
[0056]30存储器控制装置；
[0057]31PASR组态缓存器；
[0058]32地址映射器；
[0059]321第一运算单元；
【权利要求】
1.一种存储器控制装置，其特征在于，配置于一计算器，用以控制该计算器中具有部分阵列自我更新功能的一存储器，该计算器可操作于一正常模式以及一休眠或待命模式，该存储器包括多个存储段，该存储器控制装置包括: 一 PASR组态缓存器，用以 存储一 PASR组态，该PASR组态包括多个PASR组态位，该些PASR组态位与该些存储段分别对应； 一地址映射器，用以接收一输入地址组，将该输入地址组转换成一映射地址组，输出该映射地址组，其中该映射地址组包括连续或落于一限定范围内的至少一映射地址； 一地址译码器，耦接于该PASR组态缓存器以及该地址映射器，用以在该正常模式时接收该映射地址组以及该PASR组态，并依据该映射地址组更新该PASR组态，且将更新完的该PASR组态回存于该PASR组态缓存器；以及 一地址选择器，耦接该存储器、该地址映射器以及该PASR组态缓存器，用以在该正常模式时，接收该映射地址组并据以产生用以存取该存储器的一更新地址组，且用以在该休眠或待命模式时，接收更新完的该PASR组态并据以产生该更新地址组，依据该更新地址组设定该存储器的至少一模式缓存器，并依据该至少一模式缓存器以让该存储器自我更新该PASR组态对应的该至少一存储段。
2.根据权利要求1所述的存储器控制装置，其特征在于，其中该地址映射器接收该输入地址组以及一地址偏移，并依据该地址偏移将该输入地址组转换成该映射地址组。
3.根据权利要求2所述的存储器控制装置，其特征在于，还包括: 一控制器，耦接该存储器、该地址映射器以及该地址选择器，用以从该地址映射器接收该映射地址组，将该映射地址组传送给该地址选择器，并用以控制及存取该存储器。
4.根据权利要求3所述的存储器控制装置，其特征在于，其中该地址映射器包括: 一第一运算单元，用以将该输入地址组以及该地址偏移相加成为该映射地址组，并将该映射地址组输出给该控制器。
5.根据权利要求3所述的存储器控制装置，其特征在于，其中该地址映射器包括: 一第一运算单元，用以将该输入地址组以及该地址偏移相加；以及 一第一与门，用以将该第一运算单元的输出信号与一第一预设信号进行及运算，将及运算的结果作为该映射地址组，并将该映射地址组输出给该控制器。
6.根据权利要求5所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，且该地址映射器还包括: 一屏蔽缓存器，用以存储一屏蔽组态，该屏蔽组态包括多个屏蔽组态位，该些屏蔽组态位与该些PASR组态位分别对应；以及 (mXn)个第二与门，用以将对应的该些PASR组态位以及反向的该些屏蔽组态位进行及运算； 其中该第一运算单元依据该(mXn)个第二与门的及运算结果将该输入地址组以及该地址偏移相加成为该映射地址组。
7.根据权利要求6所述的存储器控制装置，其特征在于，其中该地址译码器包括: 一第一多任务器，用以依据该映射地址组以及该(mXn)个第二与门的及运算结果更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
8.根据权利要求5所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该地址映射器还包括: 一第一译码器，用以依据该输入地址组产生一译码地址组； m个第一或门，用以将反向的属于相同的该存储组的该η个存储段所对应的η个该PASR组态位进行或运算；m个第三与门，用以分别将该m个第一或门的或运算结果与该译码地址组进行及运算；一第二或门，用以将该m个第三与门的及运算结果进行或运算成为一匹配信号；以及一第一加法器，用以将该m个第一或门的或运算结果相加成为一更新存储组个数；其中该第一运算单元依据该匹配信号以及该更新存储组个数，将该输入地址组以及该地址偏移相加成为该映射地址组。
9.根据权利要求8所述的存储器控制装置，其特征在于，其中该地址译码器包括: 一第一多任务器，用以依据该映射地址组、该匹配信号以及该更新存储组个数更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
10.根据权利要求1所述的存储器控制装置，其特征在于，其中该地址映射器于该正常模式时接收该输入地址组、多个预设地址以及多个查找地址，并依据该输入地址组、该些预设地址以及该些查找地址将该输入地址组转换成该映射地址组。
11.根据权利要求1 0所述的存储器控制装置，其特征在于，还包括: 一控制器，耦接该存储器、该地址映射器以及该地址选择器，用以从该地址映射器接收该映射地址组，将该映射地址组传送给该地址选择器，并用以控制及存取该存储器。
12.根据权利要求11所述的存储器控制装置，其特征在于，其中该地址映射器包括: 一查找缓存器，用以存储一查找地址组，该查找地址组包括该些查找地址； 一映射缓存器，用以存储具有多个映射组态位的一映射组态，该些映射组态位与该些查找地址的一索引分别对应，表示该些查找地址是否已被拿来作映射使用；以及 一第四多任务器，用以依据该些映射组态位以及该输入地址组将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组，将该映射地址组输出给该控制器，依据该映射地址组更新该查找地址组，且将更新完的该查找地址组回存于该查找缓存器。
13.根据权利要求12所述的存储器控制装置，其特征在于，其中该地址映射器还包括: 一第五多任务器，用以依据该些映射组态位以及该输入地址组更新该些映射组态位，且将更新完的该些映射组态位回存于该映射缓存器。
14.根据权利要求12所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，且该地址映射器还包括: 一屏蔽缓存器，用以存储一屏蔽组态，该屏蔽组态包括多个屏蔽组态位，该些屏蔽组态位与该些PASR组态位分别对应； 其中该第四多任务器依据该些映射组态位、该输入地址组、该些预设地址、该些查找地址以及该屏蔽组态将该输入地址组转换成该映射地址组。
15.根据权利要求12所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该地址映射器还包括: 一第一译码器，用以依据该输入地址组产生一译码地址组；m个第一或门，用以将反向的属于相同的该存储组的该η个存储段所对应的η个该PASR组态位进行或运算；m个第三与门，用以分别将该m个第一或门的或运算结果与该译码地址组进行及运算；一第二或门，用以将该m个第三与门的及运算结果进行或运算成为一匹配信号；以及一第一加法器，用以将该m个第一或门的或运算结果相加成为一更新存储组个数；其中该第四多任务器依据该些映射组态位、该输入地址组、该匹配信号以及该更新存储组个数将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组。
16.根据权利要求15所述的存储器控制装置，其特征在于，其中该地址译码器包括: 一第一多任务器，用以依据该输入地址组、该匹配信号以及该更新存储组个数更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
17.根据权利要求1所述的存储器控制装置，其特征在于，其中该地址译码器包括: 一第一多任务器，用以依据该映射地址组更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
18.根据权利要求1所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该地址选择器包括: m个第四与门，用以将属于相同的该存储组的该η个存储段所对应的n个更新完的该PASR组态位进行及运算； η个第五与门，用以将该m个存储组中属于相同的该存储段的一索引的该m个存储段所对应的m个更新完的该PASR组态位进行及运算； 一第二多任务器，用以依据该m个第四与门以及该η个第五与门的及运算结果，输出一第一信号；以及 一第三多任务器，用以依据该第一信号以及该映射地址组产生该更新地址组。
19.一种存储器控制方法，其特征在于，用以控制一计算器中具有部分阵列自我更新功能的一存储器，该计算器可操作于一正常模式以及一休眠或待命模式，该存储器包括多个存储段，该存储器控制方法包括: 接收一输入地址组； 将该输入地址组转换成一映射地址组，其中该映射地址组包括连续或落于一限定范围内的至少一映射地址； 当在该正常模式时，执行以下步骤: 依据该映射地址组更新一 PASR组态，其中该PASR组态包括多个PASR组态位，该些PASR组态位与该些存储段分别对应； 将更新完的该PASR组态回存；以及 依据该映射地址组产生用以存取该存储器的一更新地址组；以及 当在该休眠或待命模式时，执行以下步骤: 依据更新完的该PASR组态产生该更新地址组； 依据该更新地址组设定该存储器的至少一模式缓存器；以及 依据该至少一模式缓存器让该存储器自我更新该PASR组态对应的该至少一存储段。
20.根据权利要求19所述的存储器控制方法，其特征在于，其中在该将该输入地址组转换成该映射地址组的步骤中，依据一地址偏移将该输入地址组转换成该映射地址组。
21.根据权利要求20所述的存储器控制方法，其特征在于，其中在该将该输入地址组转换成该映射地址组的步骤中，将该输入地址组以及该地址偏移相加成为该映射地址组。
22.根据权利要求21所述的存储器控制方法，其特征在于，其中该将该输入地址组转换成该映射地址组的步骤包括: 将该输入地址组以及该地址偏移相加并产生一相加结果；以及 将该相加结果与一第一预设信号进行及运算以产生一第一及运算结果，并将第一及运算结果作为该映射地址组。
23.根据权利要求21所述的存储器控制方法，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段与η是正整数,该些PASR组态位的个数是(mXn)个，且该将该输入地址组转换成该映射地址组的步骤包括: 接收一屏蔽组态，该屏蔽组态包括多个屏蔽组态位，该些屏蔽组态位与该些PASR组态位分别对应； 将对应的该些PASR组态位以及反向的该些屏蔽组态位进行及运算并产生(mXn)个第二及运算结果；以及 依据该(mXn)个 第二及运算结果将该输入地址组以及该地址偏移相加成为该映射地址组。
24.根据权利要求23所述的存储器控制方法，其特征在于，其中在该依据该映射地址组更新该PASR组态的步骤中，依据该映射地址组以及该屏蔽组态更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
25.根据权利要求21所述的存储器控制方法，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，且该将该输入地址组转换成该映射地址组的步骤包括: 依据该输入地址组产生一译码地址组； 将反向的属于相同的该存储组的该η个存储段所对应的η个该PASR组态位进行或运算并产生m个第一或运算结果；将该m个第一或运算结果与该译码地址组进行及运算并产生m个第三及运算结果； 将该m个第三及运算结果进行或运算成为一匹配信号； 将该m个第一或运算结果相加成为一更新存储组个数；以及 依据该匹配信号以及该更新存储组个数，将该输入地址组以及该地址偏移相加成为该映射地址组。
26.根据权利要求25所述的存储器控制方法，其特征在于，其中在该依据该映射地址组更新该PASR组态的步骤中，依据该映射地址组、该匹配信号以及该更新存储组个数更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
27.根据权利要求19所述的存储器控制方法，其特征在于，其中在该将该输入地址组转换成该映射地址组的步骤中，依据该输入地址组、多个预设地址以及多个查找地址将该输入地址组转换成该映射地址组。
28.根据权利要求27所述的存储器控制方法，其特征在于，其中该将该输入地址组转换成该映射地址组的步骤包括: 接收一查找地址组，该查找地址组包括该些查找地址； 接收具有多个映射组态位的一映射组态，该些映射组态位与该些查找地址的一索引分别对应，表示该些查找地址是否已被拿来作映射使用； 依据该些映射组态位以及该输入地址组将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组；以及 依据该映射地址组更新该查找地址组。
29.根据权利要求28所述的存储器控制方法，其特征在于，其中该将该输入地址组转换成该映射地址组的步骤还包括: 依据该些映射组态位以及该输入地址组更新该些映射组态位。
30.根据权利要求28所述的存储器控制方法，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该将该输入地址组转换成该映射地址组的步骤还包括: 接收一屏蔽组态，该屏蔽组态包括多个屏蔽组态位，该些屏蔽组态位与该些PASR组态位分别对应； 且在该依据该些映射组态位以及该输入地址组将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组的步骤中，是依据该些映射组态位、该输入地址组、该些预设地址、该些查找地址以及该屏蔽组态将该输入地址组转换成该映射地址组。
31.根据权利要求28所述的存储器控制方法，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该将该输入地址组转换成该映射地址组的步骤还包括: 依据该输入地址组产生一译码地址组； 将反向的属于相同的该存储组的该η个存储段所对应的η个该PASR组态位进行或运算并产生m个第一或运算结果； 将该m个第一或运算结果与该译码地址组进行及运算并产生m个第三及运算结果； 将该m个第三及运算结果进行或运算成为一匹配信号； 将该m个第一或运算结果相加成为一更新存储组个数；以及 且在该依据该些映射组态位以及该输入地址组将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组的步骤中，依据该些映射组态位、该输入地址组、该匹配信号以及该更新存储组个数将该输入地址组、该些预设地址以及该些查找地址转换成该映射地址组。
32.根据权利要求31所述的存储器控制方法，其特征在于，其中在该依据该映射地址组更新该PASR组态的步骤中，依据该输入地址组、该匹配信号以及该更新存储组个数更新该PASR组态，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
33.根据权利要求19所述的存储器控制方法，其特征在于，其中更新完的每一该PASR组态位为一第二预设信号或是对应的更新前的该PASR组态位。
34.根据权利要求19所述的存储器控制方法，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，且该依据更新完的该PASR组态产生该更新地址组的步骤包括: 将属于相同的该存储组的该η个存储段所对应的η个更新完的该PASR组态位进行及运算并产生m个第四及运算结果； 将该m个存储组中属于相同的该存储段的一索引的该m个存储段所对应的m个更新完的该PASR组态位进行及运算并产生η个第五及运算结果； 用以依据该m个第四及运算结果以及该η个第五及运算结果产生一第一信号；以及 依据该第一信号以及该映射地址组产生该更新地址组。
35.一种存储器控制装置，其特征在于，配置于一计算器，用以控制该计算器中具有PASR功能的一存储器，该存储器包括多个存储段，该存储器控制装置包括: 一备份存储单元； 一休眠标识，用以记录包含该存储器的该计算器是否处于一正常模式或是一休眠或待命模式； 一 PASR组态缓存器，用以存储一 PASR组态，该PASR组态包括多个PASR组态位，该些PASR组态位与该些存储段分别对应； 一控制器，耦接该存储器、该休眠标识以及该备份存储单元，用以在该休眠或待命模式时，产生用来存取该存储器的一控制器输出地址组，并将该控制器输出地址组对应的至少一该存储段的内容复制到该备份存储单元； 一地址译码器，耦接该休眠标识、该控制器以及该PASR组态缓存器，用以在该休眠或待命模式时更新该PASR组态中与该控制器输出地址组对应的该至少一 PASR组态位，并将更新完的该PASR组态回存于该PASR组态缓存器；以及 一地址选择器，耦接该存储器、该PASR组态缓存器以及该控制器，用以在该休眠或待命模式，接收该控制器输出地址组或更新完的该PASR组态并据以产生一更新地址组，以让该存储器依据该更新地址组自我更新该PASR组态对应的该至少一存储段。
36.根据权利要求35所述的存储器控制装置，其特征在于，其中该控制器在该正常模式时，接收一输入地址组并据以产生用此存取该存储器的该控制器输出地址组。
37.根据权利要求35所述的存储器控制装置，其特征在于，其中该地址选择器在该正常模式时，接收该控制器输出地址组并据以产生用以存取该存储器的该更新地址组。
38.根据权利要求37所述的存储器控制装置，其特征在于，其中该地址选择器在该休眠或待命模式时，接收该控制器输出地址组并据以产生该更新地址组，以依据该更新地址组将至少一该存储段的内容复制到该备份存储单元。
39.根据权利要求38所述的存储器控制装置，其特征在于，其中该地址选择器在该休眠或待命模式时，接收更新完的该PASR组态并据以产生该更新地址组，并依据该更新地址组以设定至少一模式缓存器。
40.根据权利要求35所述的存储器控制装置，其特征在于，其中该备份存储单元为非挥发性存储器。
41.根据权利要求35所述的存储器控制装置，其特征在于，其中该PASR组态预设为所有该些存储段都要执行自我更新。
42.根据权利要求35所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括 η个该些存储段，m与η是正整数，且该存储器控制装置还包括:一屏蔽缓存器，用以存储一屏蔽组态； 其中该控制器依据该屏蔽组态产生该备份地址组。
43.根据权利要求35所述的存储器控制装置，其特征在于，其中该地址译码器包括: 一第一多任务器，用以依据该备份地址组以及该休眠标识以更新该PASR组态，其中更新完的每一该PASR组态位为一第三预设信号或是对应的更新前的该PASR组态位。
44.根据权利要求35所述的存储器控制装置，其特征在于，其中该存储器包括m个存储组，每一该存储组包括η个该些存储段，m与η是正整数，该地址选择器包括: m个第四与门，用以将属于相同的该存储组的该η个存储段所对应的η个更新完的该PASR组态位进行及运算； η个第五与门，用以将该m个存储组中属于相同存储段的一索引的该m个存储段所对应的m个更新完的该PASR组态位进行及运算； 一第二多任务器，用以依据该m个第四与门以及该η个第五与门的及运算结果，输出一第一信号；以及 一第三多任务器，用 以依据该第一信号以及该控制器输出地址组产生该更新地址组。
【文档编号】G06F1/32GK103902013SQ201310039110
【公开日】2014年7月2日 申请日期:2013年1月31日 优先权日:2012年12月27日
【发明者】王茂银, 卢俊铭 申请人:财团法人工业技术研究院