专利名称：输入/输出接口、存储器控制器、机顶盒及加解密方法
技术领域：
本发明涉及输入/输出接口、存储器控制器、机顶盒以及加密/解密方法。
背景技术：
通常，已经公知了机顶盒从广播站接收内容数据，并且将该接收到的数据解 码和输出为AV(视听)信号(例如，参见专利文献1 :日本未经审查的专利申请公开 No. 2006-41859)。 这样的机顶盒需要具有暂时地存储大量流数据的功能。
因此，像这样的缓冲器存储器具有大容量。 因此，除了执行接收处理和解码等等的数据处理单元之外，需要提供分立的大的 存储器装置。 在这样的配置中，接线和连接器被暴露在集成电路的外部，使得在数据处理单元 和存储器装置之间输入/输出数据。 因此，能够通过从这些暴露的接线和连接器中拉出信号线来非法窃取或者篡改内 容数据。 为了保护版权，对内容数据施加关于复录(dubbing)的次数等的限制和复制保护 (copyguard)。这意味着不应当将内容数据放入可能容易地非法窃取该内容数据的环境下。
因此，有必要采取措施，使得无法容易地窃取数据。
当交换数据时，已经使用加密作为用于隐藏数据的措施。例如，专利文献2 (日本未经审查的专利申请公开No. 2006-338423 (权利要求1和
0038-0045段)公开了现有技术中的使用加密的数据传输/接收方法。 具体地，专利文献2提出了一种数据传送/接收系统，用于安全地并且容易地传送
存储在某个区域中的数据，以便于将数据从一个非接触IC芯片传送到另一个非接触IC芯片。 下面简短地解释了在该文献中所公开的数据交换过程。 首先，第一非接触IC芯片通过预先准备的密钥(用于认证的密钥)来加密随机数 A，并且将其发送到第二非接触IC芯片。 在第二非接触IC芯片中，通过借助于预先准备的密钥(用于认证的密钥)对接收 到的数据进行解密来获得该随机数A。 此外，第二非接触IC芯片还生成随机数B，通过用于认证的密钥来加密该随机数B 和随机数A，并且将其发送到第一非接触IC芯片。 在第一非接触IC芯片中，通过借助于用于认证的密钥对从第二非接触IC芯片接 收到的数据进行解密来获得随机数B和A。 如果获得的随机数A与由第一非接触IC芯片本身生成的随机数相同，则第一非接 触IC芯片存储该随机数B，并且通过用于认证的密钥来加密该随机数B，并且将其发送到第 二非接触IC芯片。
第二非接触IC芯片通过用于认证的密钥来对接收到的数据进行解密。然后，如果 解密的数据与随机数B相同，则意味着已经成功地执行了相互认证。 通过该认证，第一和第二非接触IC芯片成为它们拥有共用随机数A和B的状态， 并且因此它们通过使用这些随机数A和B来相互地持有用于传送的密钥来执行数据的加密 和解密。 这样，能够严格地防止数据被复制到除了要交换数据的第一和第二非接触IC芯 片之外的任何地方。
发明内容
似乎能够通过在专利文献2中所公开的方法来安全地保护数据。 然而，我们现在已经发现，这样复杂的认证以及通过交换随机数来拥有共用密钥
所必需的步骤的实现显著地降低了处理速度。 机顶盒需要对大量的数据快速地执行流处理。 因此，将其中处理速度不可避免地慢的上述配置和方法应用于机顶盒是不实际 的。 此外，如果外部地传送用于加密和解密的密钥，则无论加密如何复杂，加密密钥可 能被窃取的风险都变得较高。 因此，已经极其难以将安全性提高到令人满意的安全水平并且难以将安全性保持 在该水平。 本发明的实施例的第一示例性方面是一种输入/输出接口，该输入/输出接口执 行与外部数据缓冲器的数据的输入/输出，该输入/输出接口包括随机数生成电路，该随 机数生成电路生成随机数；传送电路，该传送电路将传输数据传送到数据缓冲器；以及接 收电路，该接收电路从数据缓冲器接收数据，其特征在于该传送电路包括加密电路，该加 密电路通过使用由随机数生成电路生成的随机数来加密传输数据；该接收电路包括解密电 路，该解密电路通过使用由随机数生成电路生成的随机数来解密接收数据；以及在一个封 装中利用和包含该随机数生成电路、该传送电路以及该接收电路。 在像这样的配置中，由于数据被加密，所以即使当通过外部接线线路来传送数据 时，也能够隐藏数据并且保护数据不被窃取或者非法地篡改。 此外，在其中对数据交换执行加密和解密的操作中，使用其中从共用随机数生成 用于加密的密钥和用于解密的密钥二者的共用密钥方案。因此，能够快速地执行加密和解 密处理。因此，能够快速地处理大量的数据。此外，尽管采用了其中相同的密钥用于加密和 解密二者的共用密钥方案，但是设备被构造为单个封装的结构，并且因此难以进行其内部 分析。因此，加密不太易于被破解，并且能够在甚至采用使用共用密钥的加密方案的同时安 全地隐藏数据。
从下面结合附图描述的某些示例性实施例中，以上和其它示例性方面、优点和特 征将更加明显，在附图中 图1示出了本发明的第一示例性实施例中的机顶盒的配置；
5
图2作为逻辑电路示出等式1的关系； 图3是示出存储器控制器的操作过程的流程图； 图4是示出存储器控制器的操作过程的流程图； 图5是示出存储器控制器的操作过程的流程图；以及 图6示出了第一修改的示例。
具体实施例方式
在附图中图示了本发明的示例性实施例，并且在下文中参考被指配给附图中的各
个元素的符号来解释该示例性实施例。[第一示例性实施例] 在下文中解释了本发明的第一示例性实施例。 图1示出了根据本发明的第一示例性实施例的机顶盒100的配置，该机顶盒100 接收广播数据并且将AV(视听)数据输出到诸如电视机的显示装置。 机顶盒100包括接收单元110、存储器装置120、存储器控制器130、以及AV(视听) 信号输出单元140。 应当注意，接收单元110、存储器控制器130、以及AV信号输出单元140被安装在 数据处理单元200中。 数据存储单元210由存储器装置120组成。 此外，数据处理单元200和数据存储单元210被构造为分立的主体。 S卩，组成数据存储单元210的半导体衬底被构造为与组成数据处理单元200的封
装分立的主体。 由于内容数据是其中合并了图像和声音的大的数据，所以用作用于内容数据的缓 冲器的存储器装置120需要具有大容量和大尺寸。 另一方面，由于近年来小型化技术的进步，能够从小的半导体芯片构造诸如存储 器控制器的数据处理单元200，使得将机顶盒100小型化。 因此，其中安装了存储器控制器等的数据处理单元200和存储器装置200被构造 为分立的主体。此外，通过与在集成电路中使用的内部接线线路不同的暴露的外部接线线 路来连接数据处理单元200和数据存储单元210。 接收单元110通过接收天线111来接收内容数据、解码该接收到的数据、以及将解 码的数据输出到存储器控制器130。 注意，该接收单元110包括被附连于该接收单元110的远程控制接收单元112，该 远程控制接收单元112从远程控制装置(未示出)接收操纵信号；以及信道数据库113，该 信道数据库113存储信道信息。 存储器装置120是具有较大存储器容量的同步DRAM (SDRAM)，并且被构造为分立 于如上所述的数据处理单元200的数据存储单元210。 此外，存储器装置120具有作为暂时地存储内容数据的数据缓冲器的功能。
存储器控制器130是与存储器装置120的输入/输出接口 ，并且控制与存储器装 置120的数据写入和数据读取。 存储器控制器130被包含在单个封装中，S卩，被构造为一个封装。
此外，可以以无法打开封装的方式来封装在其上布置了每一个都组成内部电路中 的一个的多个芯片的单个板。替选地，组成存储器控制器的电路可以被集成并且被形成在 单个半导体衬底上。 无法被打开的封装的示例包括使用用于封装的塑料树脂的结构。 存储器控制器130包括写入电路131、读取电路133、以及随机数生成电路135。 写入电路131将从接收单元110接收到的内容数据写入存储器装置120中。 写入电路131包括加密电路132，并且当要将数据输出到存储器装置120时对数据
进行加密。 通过使用在随机数生成电路135中生成的随机数和要写入数据的存储器装置120 的地址的密钥来执行通过加密电路132的加密。 基于随机数和存储器装置120的访问地址来生成用于加密的密钥。 例如，在要生成用于128位AES加密的密钥时的情况下，可以如以下等式1所示的
通过随机数(128位)和存储器地址(32位)的异或(exclusive logical sum)来生成密钥。 在等式1中，KEY[127:0]、RAND[127:0]以及ADDRESS[31:0]分别表示128位密钥、 128位随机数以及32位存储器地址。KEY[127:0] = RAND [ 127 : 0] EX0R {ADDRESS [ 3 1 : 0] ， ADDRESS [3 1 : 0]，
ADDRESS [31:0]， ADDRESS [31:0]}.....(等式1) 此外，图2作为逻辑电路示出等式1的关系。 在上述等式1中，排列了四个相同的地址，以便于将地址的位数与密钥和随机数 的位数相匹配。 然后，通过计算由排列四个相同的地址获得的数的每个数位和随机数(RAND)的
对应的数位的异或来获得数，并且将获得的数用作密钥(KEY)。 读取电路133逐个地读取缓冲在存储器装置120中的内容数据。 读取电路133包括解密电路134，并且对从存储器装置120中读取的内容数据进行解密。 通过使用在随机数生成电路135中生成的随机数和存储器装置120的访问地址的 密钥来执行通过解密电路134的解密。 由于采用了其中对加密和解密二者使用相同密钥的共用密钥方案，所以通过使用 上述等式1以与用于加密的密钥的类似的方式来生成用于解密的密钥。
在诸如当启动系统时的预定的时间处和在系统启动之后的其它适当的时间处，随 机数生成电路135生成随机数。 将在随机数生成电路135中生成的随机数输出到加密电路132和解密电路134 二 者。 AV信号输出单元140将在存储器控制器130中读取的内容数据转换成AV (视听) 数据(包含图像和声音的流数据)，并且将该AV数据输出到显示装置300。
在下文中解释根据本发明的第一示例性实施例的具有上述解释的配置的机顶盒 100的操作。 图3至图5是示出根据该示例性实施例的机顶盒100中的存储器控制器130的操
7作过程的流程图。 注意，接收单元110和AV信号输出单元140等等的操作与传统的那些相类似，并 且因此省略它们的详细解释。 在图3中，对机顶盒100供电，并且该设备启动(ST100)。 这时，随机数生成电路135生成随机数(ST110)，并且将该生成的随机数输出到加 密电路132和解密电路134 二者(ST 120)。 接收单元110接收广播的内容数据、解码该接收到的数据，并且通过存储器控制 器130将解码的数据暂时地存储在存储器装置120中。在这些操作期间，如果请求数据写 入操作(ST130处的是)，则执行数据写入操作(ST140)。 在下文中参考图4中所示的流程图来解释用于将内容数据写入存储器装置120的 操作程序。 写入电路131继续地确定数据所写入的访问地址，并且将该访问地址提供给加密 电路132(ST200)。 加密电路132通过使用该访问地址和从随机数生成电路135提供的随机数来生成 密钥(ST210)。 通过根据上述等式1计算随机数和地址的异或来创建密钥。 通过该密钥来加密写入数据(ST220)，并且通过写入电路131将加密的数据写入 存储器装置120中(ST230)。 如果存在其它的写入数据(8T240)，则该过程返回到步骤ST200并且从那里开始
重复该操作。 此外，在图3中，如果请求进行其中从存储器装置120中继续读取数据的读取操作 (ST160处的是)，则执行从存储器装置120读取数据(ST170)。 在下文中参考图5中所示的流程图来解释用于从存储器装置120读取内容数据的 操作过程。 读取电路133逐个地从存储器装置120读取数据(ST300)。
这时，还将读取的数据的地址提供给解密电路134(ST310)。 解密电路134通过使用该地址和从随机数生成电路135提供的随机数来生成密钥 (ST320)。 通过根据上述等式1计算随机数和地址的异或来创建密钥。
通过该密钥来解密读取的数据(ST330)。 如果存在下一个读取请求(ST340处的是)，则该过程返回到步骤ST300，并且从那 里开始重复操作。 在图3中，在执行写入操作(ST140)或者读取操作(ST170)之后，如果满足终止条 件，例如，如果机顶盒100被断电(ST150处的是)，则也终止存储器控制器130的操作。
另一方面，如果不满足终止条件(ST150处的否)，则确定是否处于预定的随机数 生成时间。然后，如果处于随机数生成时间，则该过程返回到步骤ST110，并且从随机数生成 步骤开始重复操作。 在步骤ST180中，如果还没有达到随机数生成时间，则该过程返回到步骤ST130， 并且执行数据写入或者数据读取。
具有以上所解释的配置的本发明的第一示例性实施例能够提供下面的示例性有 利效果。 (1)在要通过外部接线线路220将数据缓冲在存储器装置120中的情况下，由于存 储器控制器130包括加密电路132和解密电路134，所以能够在通过外部接线线路220传送 数据之前对数据进行加密。 由于如上所述对数据进行加密，所以即使当通过外部接线线路220传送数据时， 也能够隐藏数据并且保护该数据不被窃取或者非法地篡改。 此外，通过拥有像这样的加密/解密功能，能够外部地安装具有较大存储容量的
存储器装置120，并且从而使得设备能够具有令人满意的大的缓冲容量。 (2)由于在本发明的该示例性实施例中存储器控制器包括加密电路132和解密电
路134 二者，所以它具有从不外部地输出内部生成的密钥这样的配置。 因此，它被构造使得不太易于由第三方获取用于加密和解密的密钥，并且从而使
能够显著地提高安全性。 (3)当存储器控制器130执行加密和解密用于与存储器装置120的数据交换时。
在这些过程中，存储器控制器130在存储器控制器130内生成用于加密和解密的 密钥。即，存储器控制器130不使用基于通过复杂的认证和交换等外部获得的随机数的任 何密钥。 因此，极其快速的加密和解密处理变得可能。 此外，由于采用了其中对于加密和解密二者使用共用密钥的共用密钥方案，所以 与其中对于加密和解密使用不同的密钥的公共密钥方案相比能够更加快速地执行加密和 解密。 用于内容数据的流处理需要快速地处理大量数据的能力。 在这点上，本发明的该示例性实施例使得即使通过加密来隐藏数据也能够快速地 处理大量的数据。 此外，由于具有不外部泄漏内部生成的密钥这样的配置，所以安全性也变得更高。
因此，该示例性实施例提供了能够同时实现较快的处理速度和较高的安全性二者 的显著有利效果。
(4)本发明的该示例性实施例具有这样的配置存储器控制130被构造为单个封
装或者被构造为一个芯片，并且因此使得非常难以从外部进行其内部分析。 因此，尽管采用了其中对于加密和解密二者使用相同的密钥的共用密钥方案，但
是包括随机数生成电路135的分析的内部分析是非常难的。因此，加密不致总是被破解，并
且从而使得能够即使甚至在采用使用公用密钥的加密方案也能够安全地隐藏数据。 (5)由于存储器控制器130包括加密电路132和解密电路134 二者，所以加密电路
132和解密电路134之间的复杂认证是不必要的。此外，由于加密电路132和解密电路134
能够共享单个随机数生成电路135，所以该配置本身能够变得更简单。 (6)在本发明的该示例性实施例中，不仅通过使用随机数还通过使用存储器装置 120的地址来生成用于加密和解密的密钥。 因此，即使加密规则被破解，仍然能够安全地隐藏数据。这是因为不可能解密通过 使用仅对存储器控制器130已知的存储器地址来加密的加密数据。
此外，由于使用像这样的存储器地址的密钥，所以即使采用了共用密钥方案，加密
也无法被破解。[第一修改示例] 通过将机顶盒作为示例来解释本发明的上述第一示例性实施例，在该示例中输入 /输出接口是与存储器装置交换数据的存储器控制器。然而，根据本发明的输入/输出接口 不限于存储器控制器。 例如，如图6中所示，本发明还适用于与外部延迟缓冲器500交换数据的输入/输 出接口 400。 注意，在图6中，输入/输出接口 400包括传送电路410，该传送电路410对传输
数据进行加密，并且然后将加密的传输数据传送到延迟缓冲器500 ;以及接收电路420，该
接收电路420对从延迟缓冲器500接收到的接收数据进行解密。 传送电路410包括加密电路411，并且接收电路420包括解密电路421。 此外，加密电路411和解密电路421每一个都通过使用来自随机数生成电路135
的随机数来生成密钥。 注意，输入/输出接口 400被包含在单个封装中，并且可以被构造为无法打开的一 个封装。此外，可以以无法打开封装这样的方式来封装在其上布置了每一个都组成内部电 路中的一个的多个芯片的单个板。替选地，可以在单个半导体衬底上集成并且形成组成输 入/输出接口 400的电路。 还应当注意，对延迟缓冲器500的配置没有特别的限制，该延迟缓冲器500提供了 能够在不对数据内容做出任何修改的情况下延迟数据的时间。 此外，在本发明的第一示例性实施例中存储器地址和随机数被用来生成用于加密 和解密的密钥。然而，由于在第一修改的示例中不与存储器装置执行数据交换，所以仅使用 随机数来生成密钥。 因为输入/输出接口 400包括加密电路411和解密电路421 ，所以甚至在像这样的 配置中仍然能够隐藏从输入/输出接口 400外部地传送的数据。 此外，尽管采用了其中对于加密和解密二者使用共用密钥的共用密钥方案，但是 因为以不可能进行内部分析的方式来封装它们，所以用于加密的密钥仍然被保密。如此一 来，能够安全地隐藏数据。 本发明不限于上述示例性实施例，并且在不脱离本发明的精神和范围的情况下能 够对上述示例性实施例做出各种修改。 存储器装置不限于SDRAM。例如，作为使用磁记录介质的存储器装置的硬盘驱动器 (HDD)可以被用作存储器装置。 尽管在本发明的第一示例性实施例中通过计算随机数和存储器地址的异或来生 成密钥，但是本发明不限于假定通过使用随机数和存储器地址二者来生成密钥的本示例性 方法。 虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将认识 到，本发明可以在所附权利要求的精神和范围内通过各种修改来实践，并且本发明并不限 于上述示例。 此外，权利要求的范围不受上述示例性实施例的限制。
此外，应当注意，即使在后期的审查过程中进行过修改，申请人也意在涵盖所有权 利要求要素的等同形式。 本领域的普通技术人员能够根据需要组合上述示例性实施例。
权利要求
一种执行与外部数据缓冲器的数据的输入/输出的输入/输出接口，包括随机数生成电路，所述随机数生成电路生成随机数；传送电路，所述传送电路将传输数据传送到所述数据缓冲器；以及接收电路，所述接收电路从所述数据缓冲器接收数据，其特征在于所述传送电路包括加密电路，所述加密电路通过使用由所述随机数生成电路生成的所述随机数来加密传输数据，所述接收电路包括解密电路，所述解密电路通过使用由所述随机数生成电路生成的所述随机数来解密接收数据，以及在一个封装中利用并且包含所述随机数生成电路、所述传送电路以及所述接收电路。
2. 根据权利要求1所述的输入/输出接口 ，其特征在于每一个分别组成所述随机数 生成电路、所述传送电路、以及所述接收电路的芯片被布置在单个板中，并且以无法打开封 装的方式来由外壳封装，所述外壳组成外护套。
3. 根据权利要求1所述的输入/输出接口 ，其特征在于每一个分别组成所述随机数 生成电路、所述传送电路、以及所述接收电路的电路被集成和被构造为一个芯片。
4. 一种由根据权利要求1所述的输入/输出接口组成的存储器控制器，其特征在于 所述外部数据缓冲器是存储器装置，所述传送电路是将数据写入所述存储器装置的写入电路， 所述接收电路是从所述存储器装置中读取数据的读取电路， 所述输入/输出接口组成所述存储器控制器，所述写入电路通过使用数据所写入的存储器地址和所述随机数来加密写入数据，以及 所述读取电路通过使用数据所读取的存储器地址和所述随机数来解密读取的数据。
5. 根据权利要求4所述的存储器控制器，其特征在于基于所述存储器地址和所述随 机数来生成所述写入电路和所述读取电路用来进行加密和解密的密钥。
6. 根据权利要求5所述的存储器控制器，其特征在于基于所述存储器地址和所述随 机数的异或来生成所述写入电路和所述读取电路用来进行加密和解密的密钥。
7. —种机顶盒，包括根据权利要求4所述的存储器控制器； 所述存储器装置；接收单元，所述接收单元接收内容数据，并且将所接收到的内容数据输出到所述存储 器控制器；以及AV信号输出单元，所述AV信号输出单元将所述存储器控制器从所述存储器装置中读 取的数据转换成AV信号，并且输出所述AV信号。
8. —种加密数据并且将所加密的数据写入存储器装置的方法，包括 生成随机数；获得数据所写入的存储器地址； 基于所述随机数和所述存储器地址来生成密钥； 通过使用所述密钥来加密数据；以及 将所加密的数据写入所述存储器装置。
9. 一种从存储器装置中读取通过根据权利要求8所述的加密数据写入方法写入的数据并且解密所读取的数据的方法，所述方法包括 生成随机数；从所述存储器装置中读取数据； 获得存储器访问地址；基于所述随机数和所述存储器地址来生成密钥；以及 通过使用所述密钥来解密数据。
10. —种数据加密和解密的方法，其特征在于用于在根据权利要求9所述的加密数据 解密方法中生成所述随机数的步骤与用于根据权利要求8所述的生成随机数的步骤是共 用的。
11. 根据权利要求8所述的数据加密和解密的方法，其中，在用于基于所述随机数和所 述存储器地址生成密钥的步骤中，通过所述随机数和所述存储器地址的异或来生成所述密 钥。
全文摘要
本发明提供了一种输入/输出接口、存储器控制器、机顶盒以及加解密方法。本发明要解决的问题是提供一种能够在保护数据的安全性的同时以高速与外部数据缓冲器输入/输出数据的输入/输出接口。本发明的解决方案是一种输入/输出接口，包括生成随机数的随机数生成电路(135)；将传输数据传送到数据缓冲器(500)的传送电路(410)；以及接收从该延迟缓冲器(500)传送的数据的接收电路(420)。此外，传送电路(410)包括加密电路(411)，该加密电路(411)通过使用由随机数生成电路(135)生成的随机数来加密传输数据。接收电路(420)包括解密电路(421)，该解密电路(421)通过使用由随机数生成电路(135)生成的随机数来解密接收数据。
文档编号H04N5/765GK101742200SQ200910224550
公开日2010年6月16日 申请日期2009年11月17日 优先权日2008年11月17日
发明者中泽武 申请人:恩益禧电子股份有限公司