本发明关于存取一快闪存储器，特别是考虑被一快闪存储器的一控制器所存取得数据的一种执行数据样式管理方法，以及相关的存储器装置与其存储器控制器。
背景技术：
：：随着快闪存储器的科技在近几年快速地成长，许多手持式存储装置，如符合SD/MMC规格、CF规格、MS规格与XD规格的存储卡、固态硬盘(solidstatedisks，SSD)以及嵌入式存储器(embeddedMultiMediaCard，eMMC)已经广泛地被应用在多种用途上。因此，在这些存储器装置上，快闪存储器的存取控制也变成一个重要的议题。以NAND快闪存储器为例说明，NAND快闪存储器主要可以分成两类，一种是单层单元(SingleLevelCell，SLC)快闪存储器，另一种则是多层单元(MultipleLevelCell，MLC)快闪存储器。在SLC快闪存储器中，每一个晶体管都被视为是一个存储单元，且只有两种充电准位，分别表示逻辑0与逻辑1。此外，在MLC快闪存储器中，每一晶体管的储存容量都可以被充分利用。更进一步来说，在MLC快闪存储器中用来驱动存储单元的电压是比在SLC快闪存储器中用来驱动存储单元的电压来得高。而且不同的电压准位可以被应用在MLC快闪存储器的存储单元中，用以储存多个位元的数据，如两位元的数据00、01、11或10，于被视为是一存储单元的晶体管内。理论上来说，MLC快闪存储器的储存密度可以达到SLC快闪存储器的储存密度的两倍以上，这对于在NAND快闪存储器技术遇到瓶颈的NAND快闪存储器制造商来说是一个好消息。诚如MLC快闪存储器是比SLC快闪存储器来的便宜，而且在空间被限制的情况下，可以提供比SLC快闪存储器更高的容量，MLC快闪存储器已经成为市场上大多数存储装置所采用的主流存储器。然而，MLC快闪存储器的问题也随着其不稳定的特性一一浮现。为了确保一存储器装置对快闪存储器的存取控制可以符合相关的标准，快闪存储器的控制器也有一些处理机制以适当地处理数据存取运作。根据相关的先前技术，具有前述的处理机制的存储器装置仍可能遇到一些问题。举例来说，因为使用者使用习惯，一些特定数据样式(datapattern)的数据会因为持续性地写入快闪存储器内相同的逻辑位址，使得该特定数据样式可能很容易造成写入/程序化的错误、读取错误等等。因此，一种考虑被快闪存储器的控制器所存取的数据的执行数据样式管理(datapatternmanagement)，可以减少错误发生机率的方法是有其需求的。技术实现要素：根据本发明的多个实施例，藉由导入一乱数种子以产生一随机序列的一种存取一快闪存储器的方法被提出，以解决上述的问题。根据本发明的一实施例，一种存取快闪存储器的方法被提出。该方法包括取得一第一随机序列；将该第一随机序列作为一第一种子，用以产生一第二随机序列，其中该第一随机序列不等同于该第二随机序列；根据该第二随机序列混编一数据以产生一混编数据；对该第一随机序列与该混编数据进行一错误校正编码运算以产生一同位检查码；将该混编数据与该同位检查码储存至该快闪存储器。根据本发明的另一实施例，一种存取快闪存储器的方法被提出。该方法包括取得一第一随机序列；将该第一随机序列作为一第一种子，用以产生一第二随机序列，其中该第一随机序列不等同于该第二随机序列；对该第一随机序列与一数据进行一错误校正编码运算以产生一同位检查码；根据该第二随机序列混编该数据与该同位检查码以产生一混编数据；将该混编数据储存至该快闪存储器。根据本发明的另一实施例，一种控制一快闪存储器的快闪存储器控制器被公开。该快闪存储器控制器包括一种子产生器、一混编单元、一错误校正电路以及一控制单元。种子产生器，取得一第一随机序列并利用该第一随机序列作为一第一种子，以产生一第二随机序列，其中该第一随机序列不等同于该第二随机序列。混编单元，耦接该种子产生器，根据该第二随机序列用以混编一数据以产生一混编数据。错误校正电路，耦接该混编单元，用以对该混编数据以及该第一随机序列进行一错误校正编码运算，以产生一同位检查码。控制单元，用以控制该快闪存储器以储存该混编数据与该同位检查码。根据本发明的另一实施例，一种控制一快闪存储器的快闪存储器控制器被公开。该快闪存储器控制器包括一种子产生器、一错误校正电路、一混编单元以及一控制单元。种子产生器，取得一第一随机序列并利用该第一随机序列作为一第一种子，以产生一第二随机序列，其中该第一随机序列不等同于该第二随机序列。错误校正电路，用以对该数据进行一错误校正编码运算，以产生一同位检查码。混编单元，耦接该种子产生器与该错误校正电路，根据该第二随机序列用以混编该数据与该同位检查码以产生一混编数据。控制单元，用以控制该快闪存储器以储存该混编数据。附图说明图1为根据本发明的一存储器装置100的第一实施例的示意图。图2为根据本发明的种子产生器113的一实施例的示意图。图3为根据本发明的种子产生器113的另一实施例的示意图。图4为说明一存储页中每一区段与不同的种子的配对示意图。图5为根据本发明的一存储器装置500的另一实施例的示意图。【附图标记说明】100～存储器装置110～快闪存储器控制器120～快闪存储器112～控制单元112C～程序码112M～只读存储器113～种子产生器114～混编单元115～错误校正电路116～缓冲存储器118～接口逻辑1130～种子选择单元1132～种子表1134～第一线性回馈移位暂存器1136～第二线性回馈移位暂存器500～存储器装置510～快闪存储器控制器520～快闪存储器512～控制单元512C～程序码512M～只读存储器513～种子产生器514～混编单元515～错误校正电路516～缓冲存储器518～接口逻辑具体实施方式有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的一较佳实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本发明。请参考图1。图1为根据本发明的一存储器装置100的第一实施例的示意图。本实施例的存储装置100特别是一存储装置，其可能是符合SD/MMC规格、CF规格、MS规格与XD规格的存储卡、USB随身盘、固态硬盘(solidstatedisks，SSD)以及嵌入式存储器(embeddedMultiMediaCard，eMMC)。存储器装置100包括一快闪存储器120以及用以存取该快闪存储器120的一控制器，其中在本实施例中前述的控制器为一快闪存储器控制器110。在本实施例中，该快闪存储器控制器110包括一控制单元112、一只读存储器112M、一种子产生器113、一混编单元114、一错误校正电路115、一缓冲存储器116以及一接口逻辑118。请注意，只有与本发明的技术相关的必要元件才会显示于图1中。也就是说，存储器100可能包括其他元件，可支援其他功能。在本实施例中，只读存储器112M用以储存一程序码112C，且控制单元112用以执行该程序码112C以控制对快闪存储器120的存取。一般来说，快闪存储器120包含多个区块(block)，且该快闪存储器控制器始以区块为单位来对快闪存储器120执行数据抹除运作(dataerasureoperation)。此外，一个区块可能被用来记录一特定数量的存储页(page)，其中该快闪存储器控制器110在对快闪存储器120执行写入或储存动作时，是藉由控制该快闪存储器120以存储页为单位来执行写入或程序化的运作，其中该快闪存储器控制器110藉由控制该快闪存储器120以区段(sector)为单位执行读取运作的方式来对快闪存储器120执行读取运作。实际上，用以执行程序码112C的快闪存储器控制器110可以利用控制单元112与快闪存储器控制器110内的其他内部元件来执行多种控制运作。举例来说，快闪存储器控制器110利用缓冲存储器116以对快闪存储器控制器执行缓冲运作，且利用接口逻辑118与一主控装置(hostdevice)(图1未显示)，进行沟通。在本实施例中，为了存取快闪存储器120，快闪存储器控制器可以适当地管理多个区块。此外，快闪存储器控制器110更可以执行一种考虑被快闪存储器控制器110所存取的数据的数据样式管理(datapatternmanagement)。在一写入运作的一实施例中，种子产生器113用以获得一第一随机序列，并利用该第一随机序列作为一第一种子，以产生一第二随机序列。该第一随机序列并不等同于该第二随机序列。混编单元(scramblingunit)114耦接种子产生器113，并根据该第二随机序列混编一数据以产生一混编数据(scrambleddata)。要注意的是该混编单元114根据该种子产生一特定的随机序列(第二随机序列)。错误校正电路115耦接该混编单元114，用以对该混编数据执行一错误校正编码运作，并产生同位检查码(paritycheckcode)。控制单元112藉由控制该快闪存储器执行写入运作，将该混编数据与该同位检查码储存到该快闪存储器120。更清楚的说明如下文所示。请参考图2。图2为根据本发明的种子产生器113的一实施例的示意图。种子产生器113包括一种子选择单元1130与一种子表1132。当执行一写入运作时，控制单元112决定该快闪存储器120的一实体位址以写入或储存数据。该数据可能适合储存在该快闪存储器120的一实体存储页中。快闪存储器120决定一实体区块位址与一实体页位址以储存该数据。该种子产生器113藉由根据该实体位址查询一检索表(lookuptable)，产生作为该第二随机序列的一种子的一第一随机序列。该种子产生器113接收一实体位址，如储存数据的一区块位址或一存储页位址。种子选择单元1130根据该实体位址选择一特定种子。举例来说，实体区块1与实体存储页1对应(map)到种子3，且实体区块1与实体存储页对应到种子512。一大尺寸(largesize)的种子表可以被利用，以确保产生的种子的数量足够。该种子的内容是根据对应的种子所决定。举例来说，实体区块1与实体存储页1对应到种子3，且种子3的内容为0X94E3。种子是用来提供给混编单元114。该混编单元114根据该种子产生该第二随机序列。该混编单元114可能包含一线性回馈移位暂存器(linearfeedbackshiftregister，LFSR)(图1未显示)。该线性回馈移位暂存器实现一多项式，如f(X)＝X14+X13+X12+X2+1。该种子可以决定该线性回馈移位暂存器的初始状态，且决定由该线性回馈移位暂存器产生的一特定随机序列，如第二随机序列。混编单元114根据该第二随机序列对数据进行混编以产生一混编数据。举例来说，混编单元114对该第二随机序列与用以产生混编数据的数据，逐个位元执行一XOR运算。该错误校正电路115对混编数据执行一错误校正编码运作以产生一同位检查码(paritycheckcode)。控制单元112控制该快闪存储器120以储存该混编数据与该同位检查码。利用这样的方式，储存在该快闪存储器120的每一个存储页的数据可以被善加保护，且可被根据不同种子产生的不同的随机序列所混编。一存储区块的多个存储页的多个种子都不同。因此，一存储区块的多个存储页的数据样式(datapattern)都不同。请参考图3。图3为根据本发明的种子产生器113的另一实施例的示意图。种子产生器113包括第一线性回馈移位暂存器(LFSR1)1134与第二线性回馈移位暂存器(LFSR2)1136。该第一线性回馈移位暂存器(LFSR1)1134与第二线性回馈移位暂存器(LFSR2)1136是由不同的多项式所实现。该第一线性回馈移位暂存器1134与第二线性回馈移位暂存器1136接收相同的初始值。该初始值可能藉由对一杂讯源进行取样所得到，或是可以从一位址所得到。该位址可能是一实体位址或一逻辑位址。举例来说，该主控装置要求该存储器装置100储存具有一特定逻辑页位址的一存储页的数据。该存储器装置100储存该存储页的数据至该快闪存储器120的一特定实体区块的一特定实体存储页。该逻辑存储页位址、该特定实体存储页的该实体存储页的位址与该特定实体区块的该实体区块位址中的任何一个位址都可以是该初始值。第一线性回馈移位暂存器1134与第二线性回馈移位暂存器1136是由不同的多项式所实现，接收相同的初始值并分别产生不同的随机序列，如S1与S2。该种子，也就是该第一随机序列，是根据该随机序列S1与S2所产生。举例来说，可以藉由对随机序列S1与S2逐个位元的进行XOR运算来产生该种子。相同地，该种子用以提供给该混编单元114。该混编单元114根据该种子产生该第二随机序列。该混编单元114可能包含一线性回馈移位暂存器(linearfeedbackshiftregister，LFSR)(图1未显示)。该线性回馈移位暂存器实现一多项式，如f(X)＝X14+X13+X12+X2+1。该种子可以决定该线性回馈移位暂存器的初始状态，且决定由该线性回馈移位暂存器产生的一特定随机序列，如第二随机序列。混编单元114根据该第二随机序列对数据进行混编以产生一混编数据。举例来说，混编单元114对该第二随机序列与用以产生混编数据的数据，逐个位元执行一XOR运算。该错误校正电路115对混编数据执行一错误校正编码运作以产生一同位检查码(paritycheckcode)。控制单元112控制该快闪存储器120以储存该混编数据与该同位检查码。利用这样的方式，储存在该快闪存储器120的每一个存储页的数据可以被善加保护，且可被根据不同种子产生的不同的随机序列所混编。一存储区块的多个存储页的多个种子都不同。因此，一存储区块的多个存储页的数据样式(datapattern)都不同。此外，为了自快闪存储器120得到正确的数据，用以初始化该线性回馈移位暂存器的种子应该要被储存在该快闪存储器120中，用以对混编数据进行解混编(de-scrambling)运算。在一实施例中，每一个数据的存储页都对应到一特定的种子。该数据的存储页根据该第二随机序列被适当地混编，该第二随机序列是由该特定种子所初始化(initiated)。该特定的种子与该混编数据可以被储存在该快闪存储器120内相同的实体页，其中该混编数据是由该数据的存储页所混编得来。控制单元112可以控制快闪存储器120去读出储存在相同实体页的混编数据与该特定种子。因此，该解混编运算可以被轻易地完成。详细的过程请参考下文。请参考图4。图4为说明一存储页中每一区段与不同的种子的配对示意图。数据的存储页包括区段(sector)0、区段1、区段2、区段3、区段4、区段5、区段6以及区段7。用以保护数据的每一区段的一错误校正同位码也被系上(attached)对应的数据的区段。数据的每一区段对应到不同的种子。举例来说，区块0对应到种子k(例如0X4AE1)；区块1对应到种子(k+1)，例如0X4AE2；区块2对应到种子(k+2)，例如0X4AE3；区块3对应到种子(k+3)，例如0X4AE4；区块4对应到种子(k+4)，例如0X4AE5；区块5对应到种子(k+5)，例如0X4AE6；区块6对应到种子(k+6)，例如0X4AE7；区块7对应到种子(k+7)，例如0X4AE8。该组种子包含种子k、种子(k+1)、种子(k+2)、种子(k+3)、种子(k+4)、种子(k+5)、种子(k+6)、种子(k+7)，系由该种子产生器113所产生。种子产生器113可以跟去前述的实施例产生种子k与并藉由对该种子k加上一组预定数字(asetofpredeterminednumber)以产生其他种子，如种子(k+1)、种子(k+2)、种子(k+3)、种子(k+4)、种子(k+5)、种子(k+6)与种子(k+7)。换句话说，该种子产生器113对该种子k加上一组预定数字已产生该组种子。该组种子包含种子k、种子(k+1)、种子(k+2)、种子(k+3)、种子(k+4)、种子(k+5)、种子(k+6)、种子(k+7)，被提供给混编单元114。该混编单元114根据该组种子的每一个种子，个别地对该区段组的每一区段进行混编以产生该混编数据。详细说明请参考下文。混编单元114根据该组种子产生多个随机序列。混编单元114可能包含一线性回馈移位暂存器(linearfeedbackshiftregister，LFSR)(图1未显示)。该线性回馈移位暂存器实现一多项式，如f(X)＝X14+X13+X12+X2+1。该种子可以决定该线性回馈移位暂存器的初始状态，且决定由该线性回馈移位暂存器产生的多个特定随机序列。举例来说，随机序列RS0是根据种子k所产生；随机序列RS1是根据种子(k+1)所产生；随机序列RS2是根据种子(k+2)所产生；随机序列RS3是根据种子(k+3)所产生；随机序列RS4是根据种子(k+4)所产生；随机序列RS5是根据种子(k+5)所产生；随机序列RS6是根据种子(k+6)所产生；随机序列RS7是根据种子(k+7)所产生。混编单元114根据该等多个随机序列混编数据以产生该混编数据。举例来说，混编单元114对该等多个随机序列与数据的每一区段逐个位元的执行一XOR运算，以产生该混编数据。该混编单元114对随机序列RS0与区段0逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS1与区段1逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS2与区段2逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS3与区段3逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS4与区段4逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS5与区段5逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS6与区段6逐个位元的执行一XOR运算，以产生该数据的一混编区段；该混编单元114对随机序列RS7与区段7逐个位元的执行一XOR运算，以产生该数据的一混编区段。此外，为了自快闪存储器120得到正确的数据，用以初始化该线性回馈移位暂存器的种子应该要被储存在该快闪存储器120中，用以对混编数据进行解混编(de-scrambling)运算。在一实施例中，每一个数据的存储页都对应到一特定的种子。该数据的存储页根据多个随机序列被适当地混编，该等随机序列是由该组种子所初始化(initiated)。因为该组种子是根据一特定种子，如种子k，所产生。该特定种子，如种子k与该混编数据可以被储存在该快闪存储器120内相同的实体页，其中该混编数据是由该数据的存储页所混编得来。控制单元112可以控制快闪存储器120去读出储存在相同实体页的混编数据与该特定种子，如种子k。因此，该解混编运算可以被轻易地完成。详细的过程请参考下文。为了得自快闪存储器120得到正确的数据，控制单元112控制该快闪存储器读取该数据的一存储页。该数据的该存储页包括该混编数据、该第一随机序列(也就是该种子)以及该同位检查码。该错误校正电路115对该混编数据、该第一随机序列以及该同位检查码执行一错误校正解码运算，以确认该混编数据与该同位检查码的正确性。当该混编数据与该同位检查码的正确性被证明后，该混编单元114根据自该快闪存储器120中读出的该第一随机序列产生一第二随机序列。该混编单元根据该第二随机序列，对该混编数据执行一解混编(de-scrambling)运算。如此一来，正确的数据就可以被得到。在另一实施例中，该数据的一存储页的每一区段对应到不同的种子。为了得自快闪存储器120得到正确的数据，控制单元112控制该快闪存储器读取该数据的一存储页。该数据的该存储页包括该混编数据、该第一随机序列(也就是该种子)以及该同位检查码。该错误校正电路115对该混编数据、该第一随机序列以及该同位检查码执行一错误校正解码运算，以确认该混编数据与该同位检查码的正确性。当该混编数据与该同位检查码的正确性被证明后，该种子产生器113根据自该快闪存储器120中读出的该第一随机序列产生多组的种子组。举例来说，该第一随机序列是种子k。该种子产生器113藉由对该种子k加上一组预定数字(asetofpredeterminednumber)以产生该种子组，该种子组包括种子k、种子(k+1)、种子(k+2)、种子(k+3)、种子(k+4)、种子(k+5)、种子(k+6)与种子(k+7)。混编单元114接着跟着该种子组产生多个随机序列。该等随机序列包括随机序列RS0、RS1、RS2、RS3、RS4、RS5、RS6以及RS7，其中随机序列RS0是根据种子k所产生；随机序列RS1是根据种子(k+1)所产生；随机序列RS2是根据种子(k+2)所产生；随机序列RS3是根据种子(k+3)所产生；随机序列RS4是根据种子(k+4)所产生；随机序列RS5是根据种子(k+5)所产生；随机序列RS6是根据种子(k+6)所产生；随机序列RS7是根据种子(k+7)所产生。混编单元114根据该等随机序列对该混编数据的每一区段执行一解混编运算。举例来说，该混编单元114对该随机序列RS0该混编区段(scrambledsector)0，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS1该混编区段(scrambledsector)1，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS2该混编区段(scrambledsector)2，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS3该混编区段(scrambledsector)3，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS4该混编区段(scrambledsector)4，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS5该混编区段(scrambledsector)5，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS6该混编区段(scrambledsector)6，逐个位元地执行一解混编运算，以得到该数据的一正确区段。该混编单元114对该随机序列RS7该混编区段(scrambledsector)7，逐个位元地执行一解混编运算，以得到该数据的一正确区段。通过这样的方式就可以得到正确的数据。请参考图5。图5为根据本发明的一存储器装置500的另一实施例的示意图。本实施例的存储装置500特别是一存储装置，其可能是符合SD/MMC规格、CF规格、MS规格与XD规格的存储卡、USB随身盘、固态硬盘(solidstatedisks，SSD)以及嵌入式存储器(embeddedMultiMediaCard，eMMC)。存储器装置500包括一快闪存储器520以及用以存取该存储器520的一控制器，其中在本实施例中前述的控制器为一快闪存储器控制器510。在本实施例中，该快闪存储器控制器510包括一控制单元512、一只读存储器512M、一种子产生器513、一混编单元514、一错误校正电路515、一缓冲存储器516以及一接口逻辑518。请注意，只有与本发明的技术相关的必要元件才会显示于图5中。也就是说，存储器100可能包括其他元件，可支援其他功能。在本实施例中，只读存储器512M用以储存一程序码512C，且控制单元512用以执行该程序码512C以控制对快闪存储器520的存取。一般来说，快闪存储器520包含多个区块(block)，且该快闪存储器控制器始以区块为单位来对快闪存储器520执行数据抹除运作(dataerasureoperation)。此外，一个区块可能被用来记录一特定数量的存储页(page)，其中该快闪存储器控制器510在对快闪存储器520执行写入或储存动作时，是藉由控制该快闪存储器520以存储页为单位来执行写入或程序化的运作，其中该快闪存储器控制器510藉由控制该快闪存储器520以区段(sector)为单位执行读取运作的方式来对快闪存储器520执行读取运作。实际上，用以执行程序码512C的快闪存储器控制器510可以利用控制单元512与快闪存储器控制器510内的其他内部元件来执行多种控制运作。举例来说，快闪存储器控制器510利用缓冲存储器516以对快闪存储器控制器执行缓冲运作，且利用接口逻辑518与一主控装置(hostdevice)(图5未显示)，进行沟通。在本实施例中，为了存取快闪存储器520，快闪存储器控制器510可以适当地管理多个区块。此外，快闪存储器控制器510更可以执行一种考虑被快闪存储器控制器510所存取的数据的数据样式管理(datapatternmanagement)。错误校正电路515耦接混编单元514，用以对数据执行一错误校正编码运算，以产生同位检查码。在一写入运作的一实施例中，种子产生器513用以获得一第一随机序列，并利用该第一随机序列，使其为一第一种子，用以产生一第二随机序列。该第一随机序列并不等同于该第二随机序列。混编单元514耦接该种子产生器513，用以对该数据混编以产生一混编数据。请注意到，混编单元514根据该种子产生一特定随机序列(第二随机序列)。该控制单元512藉由控制该快闪存储器执行写入运作，将该混编数据储存到该快闪存储器520。关于种子的产生方式与前述实施例相似，为说明书的简洁，在此不赘述。在本发明中，用以初始该混编单元的种子是乱数产生。因此，该混编数据的数据样是可以被混编得很完美。存储单元之间的干扰也可以因此降低。因此数据的正确性也可以得到保证。惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所公开的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。当前第1页1 2 3 当前第1页1 2 3