新型二线同步通信协议及应用的制作方法
【专利摘要】一种新型二线同步通信协议及应用，基于两根信号线进行主从机间的双向数据传输；包括协议：定义连接在主从机之间的所述两根信号线一为时钟线Y2CK，一为数据线Y2D；空闲状态时，时钟线Y2CK停留在高电平；主机通过时钟线Y2CK发出周期性的时钟信号，在该时钟信号的第一变化沿通过数据线Y2D进行数据输入或输出；从机在该时钟信号的第二变化沿通过该数据线Y2D进行数据输入或输出。基于该协议的新型二线同步通信接口、采用该接口的电气设备，以及完成该协议的接口电路、采用该接口电路的电路芯片，具有简易易行使用方便的优点。
【专利说明】新型二线同步通信协议及应用
[0001]【技术领域】本发明涉及电数字数据通信技术，特别涉及装置或设备之间数据传送的总线协议及其接口等应用。
[0002]【背景技术】现代电子设备已经脱离不开集成电路(芯片)。设备与设备之间，甚至装置与装置之间，电路与电路之间都存在大量的数据通信。使用串行接口进行数据的串行通信已经非常广泛并存在大量的标准。这些标准是为了使在许多不同厂家的不同设备间能顺利地通信，而对发送和接收双方在数据传送方式、同步方式、编码方式、数据校验方式和数据传送速率等方面作出的一些基本规定，亦即通信协议。这些协议通常由行业标准协会制定，如TCP/IP ;也有一些通信协议由设备厂家自己定义，如I2C和SPI。
[0003]为遵循这些协议而提供的串行接口(Serial Interface)则保证从电路层面上实现数据在通信线路上的一位一位顺序传送，通信线路简单到只要一对传输线就可以实现双向通信，而发送和接收双方通过该双向通信实现信息交换。现有串行通信甚至可以利用电话线，通讯距离从几米到几千米，大大降低了成本。近距离通信，例如计算机与鼠标/键盘之间的通信尤其适合采用串行接口。
[0004]通用异步接收发送器，也称UART，是单片机中使用最为广泛的一种串行接口，目前几乎是所有8位单片机的标配。大部分国内的单片机下载程序都通过UART进行。其不足之处在于，由于UART是异步通信协议，为实现数据同步对通信双方的波特率要求较为严格，因而速度不能太高，一般不超过256kbps。该速度上限对程序下载够用，对以UART为在线仿真器接口则显得捉襟见肘，满足不了目前软件开发对在线仿真的高实时性要求。此外，因UART只支持若干种波特率的设置，如常见的9600、14400、19200、38400、56000bps等，可允许的误差范围小，一般在±4%之间；且要求通信双方约定相同的波特率，使用起来比较繁琐。
[0005]现有技术的不足之处还在于，随着功能越来越复杂，为解决测试问题，现有芯片一般有测试模式或扫描等功能模式，为此大部分芯片分配了测试管脚或者通过特定管脚的组合来使芯片进入特定模式。但这些方法的采用，或增加了芯片面积，或降低了芯片抗干扰能力使芯片在恶劣应用环境下极容易进入错误模式。
[0006]
【发明内容】
本发明要解决的技术问题是针对上述现有技术的不足之处，而提出一种二线同步通信协议及接口，以达到高效的数据通信，进而以简化芯片的仿真和测试。
[0007]为解决上述技术问题，本发明的基本构思为:作为两线同步通信中被广泛使用的
12C总线为多主机总线，连接到该总线上的从机都有唯一的地址标识，主从机之间的数据
传输只支持单字节传输方式，数据可以快速传输但无益于主从机之间进行的仿真调试；为
便于芯片的在线仿真和调试，本发明尝试建立一种新型的二线同步通信协议来补充现有的
芯片接口，在该协议中，简化主从机之间的地址确认及传送数据的起始和结束条件将有利
于有效数据的高效传输，若进一步尝试在数据传递中丰富命令内容对在线仿真调试更有助.、
Mo
[0008]作为实现本发明构思的技术方案是，提供一种新型二线同步通信协议，基于两根信号线进行主从机间的双向数据传输；尤其是，包括方法:定义连接在主从机之间的所述两根信号线一为时钟线Y2CK，一为数据线Y2D ；
空闲状态时，时钟线Y2CK停留在高电平；
主机通过时钟线Y2CK发出周期性的时钟信号，在该时钟信号的第一变化沿通过数据线Y2D进行数据输入或输出；从机在该时钟信号的第二变化沿通过该数据线Y2D进行数据输入或输出。
[0009]更进一步，上述方案中，主从机间的双向数据传输是以若干个基本命令的数据传输过程为若干元素进行的组合；定义每一个基本命令的数据传输过程均开始于开始位，结束于停止位；该开始位以所述时钟线Y2CK在总线空闲时发出一个第一变化沿为标志，停止位以该时钟线Y2CK在当前基本命令的数据传输完后发出一个第二变化沿为标志。
[0010]上述方案中，所述基本命令包括读地址、写地址、读数据和写数据命令，各命令格式如表：
【权利要求】
1.一种新型二线同步通信协议，基于两根信号线进行主从机间的双向数据传输；其特征在于: 定义连接在主从机之间的所述两根信号线一为时钟线Y2CK，一为数据线Y2D ； 空闲状态时，时钟线Y2CK停留在高电平； 主机通过时钟线Y2CK发出周期性的时钟信号，在该时钟信号的第一变化沿通过数据线Y2D进行数据输入或输出；从机在该时钟信号的第二变化沿通过该数据线Y2D进行数据输入或输出。
2.根据权利要求1所述的新型二线同步通信协议，其特征在于:
主从机间的双向数据传输是以若干个基本命令的数据传输过程为若干元素进行的组合；
定义每一个基本命令的数据传输过程均开始于开始位，结束于停止位；
该开始位以所述时钟线Y2CK在总线空闲时发出一个第一变化沿为标志，停止位以该时钟线Y2CK在当前基本命令的数据传输完后发出一个第二变化沿为标志。
3.根据权利要求2所述的新型二线同步通信协议，其特征在于:
所述基本命令包括读地址、写地址、读 数据和写数据命令，各命令格式如表:
4.根据权利要求2或3所述的新型二线同步通信协议，其特征在于:所述第一变化沿为下降沿，所述第二变化沿为上升沿；所述第一电平为低电平，所述第二电平为高电平；数据的传输由低位到高位逐位进行传送；所述数据输出或数据输入的位数小于或等于32位。
5.根据权利要求1所述的新型二线同步通信协议，其特征在于:
定义数据传输过程中配置寄存器的信息位CFG0.HEN有效时，一旦检测到时钟线Y2CK停留在高电平的时间超过数据结束时间T_则判断为当前数据传输出错，主从机放弃当前传输的数据并返回空闲状态；或
定义数据传输过程中，一旦检测到时钟线Y2CK停留在低电平的时间超过数据结束时间Τ_则判断为当前数据传输出错，主从机放弃当前传输的数据并返回空闲状态。
6.根据权利要求1所述的新型二线同步通信协议，其特征在于:定义时钟线Y2CK的低电平超过复位时间T?t为主机要求从机复位；一旦检测到则从机进行复位操作,主机返回空闲状态。
7.根据权利要求1所述的新型二线同步通信协议，其特征在于:主机处于空闲状态时，由时钟线Y2CK检测到的脉冲串代表着从机把当前的状态按预定方式通知给主机。
8.一种新型二线同步通信接口，包括两根信号线，即时钟线Y2CK和数据线Y2D ;其特征在于：该两根信号线遵循权利要求1~7任一项所述的新型二线同步通信协议。
9.一种电气设备，包括通过线缆、插座或插头来连接其它电气设备用的接口 ；其特征在于：该接口为如权利要求8所述的新型二线同步通信接口。
10.一种新型二线同步通信接口电路，连接在一通信接口与第二电路之间，其特征在于，包括： 两根连接所述通信接口以进行双向数据传输的信号线，即时钟线Y2CK和数据线Y2D ； 所述时钟线Y2CK为该通信接口电路提供内部时钟信号线CLK ； 分别连接所述数据线Y2D和内部时钟信号线CLK的移位寄存器，把来自数据线Y2D的下行串行数据转换成经下行数据总线Y2_WDATA传输的下行并行数据，或锁存来自地址寄存器或寄存器堆的上行并行数据； 移位输出三态门，输入端接所述下行数据总线Y2_WDATA的最低位线，输出端接所述数据线Y2D，以把移位寄存器锁存的数据串行输往所述数据线Y2D ； 连接所述内部时钟信号线CLK和所述下行数据总线Y2_WDATA的主状态机，完成对所述下行并行数据所携带协议命令的译码以在输出控制线上输出相应的控制信号，所述输出控制线包括：连接第二电路的读脉冲信号线Y2_RD、连接所述寄存器堆和第二电路的写脉冲信号线Y2_WR、连接地址寄存器的写控制信号线AR_ WR和连接所述移位输出三态门的控制端的数据方向控制线DIR，连接所述移位寄存器的锁存控制线SR_CON ； 所述地址寄存器还分别连接所述内部时钟信号线CLK和下行数据总线Y2_WDATA，受控或者传送该地址寄存器的内容为所述上行并行数据；或者将所述下行并行数据写入该地址寄存器； 所述寄存器堆还分别连接所述内部时钟信号线CLK、下行数据总线Y2_WDATA和来自所述地址寄存器的地址数据总线AddrR，受控对各内部寄存器或者进行寻址读操作来提供所述上行并行数据，或者进行寻址写操作来将所述下行并行数据写入地址对应的内部寄存器。
11.根据权利要求10所述的新型二线同步通信接口电路，其特征在于：
还包括连接所述时钟线Y2CK的毛刺滤波电路，该毛刺滤波电路的输出线为所述内部时钟信号线CLK ；
还包括窄脉冲发生及控制电路，该窄脉冲发生及控制电路的数据输出端经一个三态缓冲门来连接所述时钟线Y2CK，控制输出端接所述三态缓冲门的控制端，该窄脉冲发生及控制电路的输入端连接来自所述第二电路的一组状态信号线CPU-STAT、来自寄存器堆的配置寄存器CFGO的配置控制线CFGO. NOTIF或来自所述主状态机的空闲状态线Y2_IDLE ；
所述主状态机的输入线还包括连接所述第二电路的应答线ACK。
12.根据权利要求11所述的新型二线同步通信接口电路，其特征在于： 所述毛刺滤波电路的输出线还包括连接所述第二电路、主状态机和所述测试状态机的复位信号线EXT_ RSTB ； 或还包括连接 所述主状态机进行错误报告的传输错误报告线Y2_FAULTB，此时，来自寄存器堆的配置寄存器CFGO的第二配置控制线CFGO. HEN被接入该毛刺滤波电路以对该传输错误报告线Y2_FAULTB进行使能控制。
13.根据权利要求10或11所述的新型二线同步通信接口电路，其特征在于：所述寄存器堆还包括调试寄存器DBI-r或内存访问接口寄存器MAI ;该调试寄存器DBI_r还提供调试命令数据总线DBI来连接所述第二电路，内存访问接口寄存器MAI还连接来自所述第二电路的访问数据总线MAI_RDATA。
14.根据权利要求10或11所述的新型二线同步通信接口电路，其特征在于：所述下行数据总线Y2_WDATA和所述地址数据总线AddrR还连往所述第二电路。
15.根据权利要求10或11所述的新型二线同步通信接口电路，其特征在于：还包括连接所述内部时钟信号线CLK的测试状态机，所述寄存器堆还包括输出数据往该测试状态机的测试寄存器TST ;该测试状态机还连接所述写脉冲信号线Y2_WR，该测试状态机的输出线包括连接所述第二电路的两个使能控制信号线CP-EN和SCAN-EN。
16.一种集成电路芯片，其特征在于：包括如权利要求10-15任一项所述的新型二线同步通信接口电 路 。
【文档编号】G06F13/38GK103714029SQ201310164615
【公开日】2014年4月9日 申请日期:2013年5月7日 优先权日:2013年5月7日
【发明者】陈建业, 胡术云 申请人:深圳市汇春科技有限公司