电源管理单元的制作方法
【专利摘要】本发明公开了一种电源管理单元,包括：启动模块、被划分为至少两个启动组的多个电源转换器，启动控制模块；启动模块产生初始启动信号；启动控制信号基于所述初始启动信号通过延时的方式产生分别对应所述至少两个启动组的至少两个直接启动信号，并将所述直接启动信号发送给对应的启动组中的电源转换器；每个启动组中的电源转换器在接收到对应的直接启动信号后开始启动；不同直接启动信号之间相互间隔预定时间，以使得不同启动组中的电源转换器在不同的时间开始启动。本发明采用分组启动模式，能够减小PMU芯片上瞬时电流带来的冲击，降低PMU系统的安全隐患，同时也减小了PCB板上的大电源电容的使用，既节约了成本，又具有很好的实用性。
【专利说明】电源管理单元【技术领域】
[0001]本发明涉及电子电路领域，尤其涉及一种电源管理单元。
【背景技术】
[0002]电源管理单兀(PowerManagement Unit,PMU)在片上系统(System On Chip, SOC)有着广泛的应用，主要用于为各个模块提供电源。PMU —般由多个低压差线性稳压器(LowDropout Regulator, LD0)、直流-直流转换器DCDC及充电器charger等模块组成。如图1所示，一般在PMU中各个模块的启动信号OFF是由中的模块EN产生，图中LDO与DCDC的OFF信号都是由模块EN产生，在LDO与DCDC内部再由逻辑电路选择相应模块的开关，这样上电会同时有电源模块开启，导致产生瞬时冲击电流。
[0003]在系统上电时，由于存在多路LDO与DCDC等模块同时启动的现象，电源模块会受到较大的瞬时电流冲击，这给PMU带来很大的安全隐患。目前，主要在印刷电路板(PrintedOn Board, PCB)上采用大电容来保证系统的安全。然而，大电容的使用也带来了一系列的问题:首先，大电容不但要占用PCB板较大的空间，也不利于电路的设计；其次，大电容的使用给电路设计带来了较高的成本。
【发明内容】
[0004]本发明的目的是针对上述问题，提供了一种防止PMU多模块启动时较大电流对电路冲击的电源管理单元。
[0005]为实现上述目的，本发明实施例提供了一种电源管理单元，其包括启动模块、被划分为至少两个启动组的多个电源转换器，启动控制模块；
[0006]所述启动t旲块广生初始启动信号；
[0007]所述启动控制信号基于所述初始启动信号通过延时的方式产生分别对应所述至少两个启动组的至少两个直接启动信号，并将所述直接启动信号发送给对应的启动组中的电源转换器；
[0008]每个启动组中的电源转换器在接收到对应的直接启动信号后开始启动；
[0009]不同直接启动信号之间相互间隔预定时间，以使得不同启动组中的电源转换器在不同的时间开始启动。
[0010]优选地,所述直接启动信号中有一个与所述初始启动信号之间的延时为零。
[0011]优选地，所述启动控制模块直接将所述初始启动信号作为第一直接启动信号输出，并将该第一直接启动信号输出给其对应的一个启动组中的电源转换器，
[0012]所述启动控制模块包括至少一个延时单元,所述延时单元的输入端接收所述初始启动信号，所述延时单元的输出端输出第二直接启动信号，并将该第二直接启动信号输出给其对应的一个启动组中的电源转换器，每个延时单元对输入的信号进行预定时间的延时。
[0013]优选地，其特征在于，所述延时单元为多个并且相互级联，第一个延时单元接收所述初始启动信号，每个延时单元输出一个直接启动信号。
[0014]所述延时单元包括第一反相器、第二反相器、电容、反馈电路；
[0015]所述第一反相器的输入端作为延时单元的输入端接收输入信号，所述第一反相器的输出端与所述第二反相器的输入端连接于公共节点A，所述第二反相器的输出端作为延时单兀的输出端输出信号；
[0016]所述电容连接在公共节点A与地之间；
[0017]所述反馈电路包括两个控制端和两个连接端，两个连接端分别与所述公共节点和电源端相连，两个控制端分别与第一反相器的输入端和第二反相器的输出端相连，当第一反相器的输入端和第二反相器的输出端同时为第一电平时将公共节点与电源端相连，当第一反相器的输入端和第二反相器的输出端不同时为第一电平时，将公共节点A与电源端相连。
[0018]优选地，其还包括有整形电路，所述整形电路的输入端连接第二反相器的输出端，整形电路的输出端作为延时单元的输出端。
[0019]所述第一反相器包括电流源、第一晶体管、第二晶体管；
[0020]所述第一晶体管的栅极与所述第二晶体管的栅极相连接作为第一反相器的输入端，所述第一晶体管的源极经过所述电流源连接电源，所述第二晶体管的源极接地，所述第一晶体管和第二晶体管的漏极相连接作为所述第一反相器的输出端。
[0021]所述第二反相器包括第五晶体管和第六晶体管；
[0022]所述第五晶体管栅极和第六晶体管栅极相连接作为所述第二反相器信号输入端，所述第五晶体管漏极和第六晶体管漏极相连接作为所述第二反相器信号的输出端输出信号，所述第六晶体管源极接地，第五晶体管源极连接电源，所述第一反相器的输出端与所述第二反相器输入端相连接。
[0023]优选地，所述反馈电路包括第三晶体管和第四晶体管；
[0024]优选地，所述第三晶体管的栅极作为反馈电路的一个控制端与所述第一反相器输入端相连接，所述第四晶体管的栅极作为反馈电路的一个控制端与所述第二反相器输出端相连，所述第三晶体管漏极和第四晶体管源极相连接，所述第四晶体管漏极作为反馈电路的一个连接端与公共节点A相连接，所述第三晶体管源极作为反馈电路的一个连接端连接电源；
[0025]当所述第一反相器输入端和所述第二反相器输出端同时为第一电平时，所述第三晶体管和所述第四晶体管导通，电源和公共节点A相连接，当所述第一反相器输入端和所述第二反相器输出端不同时为第一电平时，所述第三晶体管和所述第四晶体管断开。
[0026]优选地，所述第一电平为低电平。
[0027]本发明的有益效果是:采用本发明的电源管理电路，采用分组启动模式，能够有效减小PMU芯片上瞬时电流带来的冲击，降低了 PMU系统的安全隐患，同时也减小了 PCB板上的大电源电容的使用，既节约了成本，又具有很好的实用性。
【专利附图】
【附图说明】
[0028]图1为本发明现有技术中PMU系统开关控制示意图；
[0029]图2为本发明一实施例中电源管理单元示意图；[0030]图3为本发明一实施例中延时单元示意图；
[0031]图4为本发明一实施例中延时单元电路图；
[0032]图5为本发明一实施例延时启动信号的波形图。
【具体实施方式】
[0033]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0034]图2示出了本发明一施例电源管理单元示意图。
[0035]如图2所示，在实施例中的电源管理单元中，存在多个电源转换器LDO、DCDC等电路模块，考虑到电源管理单元的面积与冲击电路的折中，根据启动瞬时态电流把电源模块分为不同启动组，保证每个启动组上的瞬时电流不超过额定值。其中，PMU中各个模块的启动信号由启动模块20产生。
[0036]启动控制模块10利用启动模块20提供的初始启动信号OFF产生直接启动信号(也可以被称为延迟启动信号)。本实施例中，优选的将D⑶C21与LD021、D⑶C22与LD022、D⑶C23与LD023依次分为三个启动组。其中，启动模块20发出控制的启动信号OFF经过启动控制模块20产生信号0FF_delay0。其中，信号0FF_delay0可以是不经过延时的信号，信号0FF_delay0发送给第一启动组D⑶C21与LD021，OFF信号经过启动控制模块20产生启动信号0FF_delayl，并将其提供给到达第二启动组D⑶C22与LD022，OFF信号经过启动控制模块20产生直接启动信号0FF_delay2，并将其提供给第三启动组D⑶C23与LD023。其中，启动控制模块10可以包括多个级联的延时单元30，每一级联的直接启动信号比上一级的直接启动信号延时100 μ s左右。当然，在其他实施例中，启动控制模块10也可以只包括一个延时单元30。
[0037]每个启动组在收到对应的延时启动信号后才开始启动，并且由于各个延时启动信号之间相隔一定时间(本发明实施例中优选100 μ s左右)，因此不同启动组中的电源转换器在不同的时间开始启动，这样可以有效降低电源管理电路上电时的瞬时电流冲击过大的问题。
[0038]图3示出了本发明一实施例图2中启动控制模块10中的延时单元30的电路示意图。
[0039]如图3所示，延时单元30包括:反相器31，反馈电路32，反相器33，整形电路34和电容35。
[0040]反相器31的输入端作为延时单兀30的输入端接收输入信号，反相器31的输出端与反相器33的输入端连接于公共节点Α，反相器33的输出端作为延时单兀30的输出端输
出信号。
[0041]电容35连接在公共节点A与地之间。
[0042]反馈电路32包括两个控制端和两个连接端，两个连接端分别与所述公共节点和电源端相连，两个控制端分别与反相器31的输入端和反相器33的输出端相连，当反相器31的输入端和反相器33的输出端同时为低电平时将公共节点A与电源端相连，当反相器31的输入端和反相器33的输出端不同时为低电平时，将公共节点A与电源端相连。
[0043]在一个实施例中，启动模块20发出初始启动信号OFF进入反相器31，当PMU发出的初始启动信号OFF为低电平时，电流源发出的小电流可经过反相器31为电容35充电，电容35的充电过程使信号OFF得到延时。反馈电路32为延时单元30提供一个正反馈，减少由于电路中较大电流的涌入而在电流与接地之间产生大量噪声的现象。PMU发出的低电平信号OFF经过反相器31之后变为高电平信号0FF，高电平信号OFF经过反相器33的作用后变为低电平信号0FF，并且输出的低电平信号OFF经过整形电路34作用进行整形，然后延时单元30输出延时启动信号0FF_delay。
[0044]如图4所示是本发明图3延时单元30的电路图。其中:
[0045]反相器31，包括PMOS型晶体管Ml、NMOS型晶体管M2和电流源I，用于信号的反转。其中，Ml与M2的栅极相连接并作为反相器31的输入端，Ml与M2的漏极相连接并作为反相器31的输出端。电流源I的一端分别与PMOS型晶体管M3、M5的源极及整形电路34相连接，一端与Ml的源极相连接，电容的一端分别与M1、M2的漏极及PMOS型晶体管M5和NMOS型晶体管M6的栅极相连接，一端接地。PMU的启动信号OFF从反相器31的输入端输入，从输出端输出。当启动信号OFF电平变低时，Ml导通，电源经过Ml为电容35充电，电源为电容35的充电用于启动信号OFF的延时。电容35的一端连接公共节点A，一端接地，其大小可以用来调节延时时间，本发明实施例中启动信号OFF的延时时间为100 μ s左右。
[0046]反馈电路32，包括PMOS型晶体管M3和PMOS型晶体管Μ4，Μ3的漏极与Μ4的源极相连接形成反馈电路32。其中，M3的栅极分别与Ml和M2的栅极相连接，M2的栅极分别与PMOS型晶体管Μ5和NMOS型晶体管Μ6的漏极相连接。M2的漏极连接公共节点Α。反馈电路32用于为延时单元30提供正反馈,用于减少电路中接地反弹(ground bounce)现象对电路造成的影响。当反相器31的输入端信号和反相器33输出端信号都为低电平时，反馈电路32导通。
[0047]反相器33，包括PMOS型晶体管M5和NMOS型晶体管M6。其中，M5与M6的栅极相连接作为反相器33的输入端，M5与M6的漏极相连接并作为反相器33的输出端，M6的源极接地。PMU发出的启动信号OFF从反相器31的输出端输出后，经过延时得到延时启动信号OFF并进入反相器31的输入端，延时启动信号OFF经过反相器33的作用反转，然后从反相器33的输出端输出。
[0048]整形电路34，其中一端到连接反相器33的输出端，一端作为延时单元30的输出端，用于延时启动信号的输出，用于延时启动信号OFF的整形。实施例中输出延时启动信号OFF—delay。
[0049]如图5所示是本发明实施例中延时启动信号的波形图。实施例中，第一启动组D⑶C21与LD021电路模块经过延时单元30，输出的延时启动信号0FF_delay0可以与启动信号OFF同步，也可以延时输出，本实施例优选0FF_delay0与启动信号同步，即没有延时。第二启动组D⑶C32与LD032电路模块经过一级的延时单元30，即经过延时单元30的一次延时，其输入的启动信号OFF为0FF_delayl，比第一启动组D⑶C31与LD031模块收到的启动信号OFF延时100 μ s左右。第三启动组D⑶C33与LD033模块输入的0FF_delay2信号经过了两级的延时单元30延时，其输入的启动信号OFF比第二组D⑶C32与LD032模块输入的启动信号OFF延时100 μ s左右。可以说的是，实施例中利用本发明提供的包括多级延时单兀30的启动控制t旲块10可以很好的避免较大电流对多个t旲块冋时启动带来的电流冲击。
[0050]根据本发明上述的实施例可以看出，本发明的电源管理单元可以对多个电路转换器模块同时启动时提供电路保护，限制瞬时较大电流对电路的冲击，同是也避免了 PCB上较大电容的使用，进而可以降低电路设计的成本及节约PCB板的使用空间。
[0051]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种电源管理单元，其包括启动模块、被划分为至少两个启动组的多个电源转换器，其特征在于，其包括启动控制模块； 所述启动模块产生初始启动信号； 所述启动控制信号基于所述初始启动信号通过延时的方式产生分别对应所述至少两个启动组的至少两个直接启动信号，并将所述直接启动信号发送给对应的启动组中的电源转换器； 每个启动组中的电源转换器在接收到对应的直接启动信号后开始启动； 不同直接启动信号之间相互间隔预定时间，以使得不同启动组中的电源转换器在不同的时间开始启动。
2.如权利要求1所述的电源管理单元，其特征在于，所述直接启动信号中有一个与所述初始启动信号之间的延时为零。
3.如权利要求1所述的电源管理单元，其特征在于，所述启动控制模块直接将所述初始启动信号作为第一直接启动信号输出，并将该第一直接启动信号输出给其对应的一个启动组中的电源转换器， 所述启动控制模块包括至少一个延时单元，所述延时单元的输入端接收所述初始启动信号，所述延时单元的输出端输出第二直接启动信号，并将该第二直接启动信号输出给其对应的一个启动组中的电源转换器，每个延时单元对输入的信号进行预定时间的延时。
4.如权利要求3所述的电源管理单元，其特征在于，所述延时单元为多个并且相互级联，第一个延时单元接收所述初始启动信号，每个延时单元输出一个直接启动信号。
5.如权利要求3所述的电源管理单元，其特征在于， 所述延时单元包括第一反相器、第二反相器、电容、反馈电路； 所述第一反相器的输入端作为延时单元的输入端接收输入信号，所述第一反相器的输出端与所述第二反相器的输入端连接于公共节点A，所述第二反相器的输出端作为延时单兀的输出端输出信号； 所述电容连接在公共节点A与地之间； 所述反馈电路包括两个控制端和两个连接端，两个连接端分别与所述公共节点和电源端相连，两个控制端分别与第一反相器的输入端和第二反相器的输出端相连，当第一反相器的输入端和第二反相器的输出端同时为第一电平时将公共节点与电源端相连，当第一反相器的输入端和第二反相器的输出端不同时为第一电平时，将公共节点A与电源端相连。
6.如权利要求5所述的电源管理单元，其特征在于，其还包括有整形电路，所述整形电路的输入端连接第二反相器的输出端，整形电路的输出端作为延时单元的输出端。
7.如权利要求5所述的电源管理单元，其特征在于， 所述第一反相器包括电流源、第一晶体管、第二晶体管； 所述第一晶体管的栅极与所述第二晶体管的栅极相连接作为第一反相器的输入端，所述第一晶体管的源极经过所述电流源连接电源，所述第二晶体管的源极接地，所述第一晶体管和第二晶体管的漏极相连接作为所述第一反相器的输出端。
8.如权利要求5所述的电源管理单元，其特征在于， 所述第二反相器包括第五晶体管和第六晶体管； 所述第五晶体管栅极和第六晶体管栅极相连接作为所述第二反相器信号输入端，所述第五晶体管漏极和第六晶体管漏极相连接作为所述第二反相器信号的输出端输出信号，所述第六晶体管源极接地，第五晶体管源极连接电源，所述第一反相器的输出端与所述第二反相器输入端相连接。
9.如权利要求5或7所述的电源管理单元，其特征在于， 所述反馈电路包括第三晶体管和第四晶体管； 所述第三晶体管的栅极作为反馈电路的一个控制端与所述第一反相器输入端相连接，所述第四晶体管的栅极作为反馈电路的一个控制端与所述第二反相器输出端相连，所述第三晶体管漏极和第四晶体管源极相连接，所述第四晶体管漏极作为反馈电路的一个连接端与公共节点A相连接，所述第三晶体管源极作为反馈电路的一个连接端连接电源； 当所述第一反相器输入端和所述第二反相器输出端同时为第一电平时，所述第三晶体管和所述第四晶体管导通，电源和公共节点A相连接，当所述第一反相器输入端和所述第二反相器输出端不同时为第一电平时，所述第三晶体管和所述第四晶体管断开。
10.如权利要求9所述的电源管理单元，其特征在于，所述第一电平为低电平。
【文档编号】G06F1/30GK103645792SQ201310632914
【公开日】2014年3月19日 申请日期:2013年11月30日 优先权日:2013年11月30日
【发明者】王搏, 王钊, 王才宝 申请人:无锡中星微电子有限公司