异构系统的故障诊断、恢复方法及装置制造方法
【专利摘要】本发明提供了一种异构系统的故障诊断、恢复方法及装置，其中的方法包括：在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关性对FPGA进行逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行识别；当第一通路出现故障时，在X86启用第二通路作为备份链路的同时，第三通路根据所划分的逻辑区域向FPGA反馈故障类别，并且X86通过向ARM发出故障诊断指令对第一通路进行故障诊断；在FPGA中，对发生故障的逻辑区域进行定位，然后由ARM发出恢复指令并通过第三通路对发生故障的逻辑区域进行复位，以完成异构系统故障的恢复。通过本发明能够实现备份FPGA与X86之间的通信控制链路、获取故障诊断信息以及恢复偶发性故障，提高系统故障的调试能力和稳定运行能力。
【专利说明】异构系统的故障诊断、恢复方法及装置
【技术领域】
[0001]本发明涉及异构系统【技术领域】，更为具体地，涉及一种异构系统的故障诊断、恢复 方法及装置。
【背景技术】
[0002]异构系统被视为计算机处理器继单核和多核之后的第三个时代，其能够实现不同 类型指令集和体系架构的计算单元之间的协同计算和彼此加速，从而突破CPU的发展瓶 颈，有效解决能耗和系统的扩展性问题。
[0003]在X86系统与FPGA (Field Programmable Gate Array,现场可编程逻辑门阵列) 系统两者结合的异构系统中，X86系统能够对异构系统起到主要控制作用，并维护整个异构 系统的正常工作；而FPGA系统由于其精准的时序控制，能够提升异构系统的性能，但其需 要X86系统的控制和维护来保证持续正常的运行。
[0004]在X86系统与FPGA系统的交互过程中，由于FPGA器件接口数量的限制，往往集中 资源专注于对外处理，而对于其内部控制通路常常因为冗余代价太大，一般只设一个冗余 链路，如此便抑制了冗余链路的保障效果。
[0005]为了保障FPGA系统稳定的受控于X86系统，则需要设置多个冗余链路。也就是说， 需要消耗较大代价进行控制通路冗余。即便如此，也不能够保障FPGA系统的稳定受控。因 为控制数据总会到达同一个控制点，当FPGA系统出现较为严重的全局故障时，就可能会导 致所有的冗余链路均告失效，从而造成FPGA系统整个控制通路出现故障。
[0006]在X86系统与FPGA系统两者结合的异构系统中，一旦控制通路出现故障，即会出 现X86系统对FPGA系统的控制和维护问题，从而使整个FPGA系统失去持续正常的工作能 力，也无法再从X86系统获得控制类数据，使故障的排查和分析遇到困难，从而增加调试问 题的成本。
【发明内容】
[0007]鉴于上述问题，本发明的目的是提供一种异构系统的故障诊断、恢复方法及装置， 以实现对FPGA的通信控制链路的备份、故障诊断信息的获取和偶发性故障的恢复，提高系 统故障的调试能力和稳定运行能力。
[0008]根据本发明的一个方面，提供一种异构系统的故障诊断、恢复方法，包括:
[0009]在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关性对FPGA进行逻辑 区域划分，并在FPGA中预设故障分类判断，对故障进行分类识别；
[0010]当作为正常情况下的X86与FPGA之间的通信通路的第一通路出现故障时，X86启 用第二通路作为X86与FPGA通信控制的备份链路；其中，X86通过第二通路向ARM发出指 令，然后再通过ARM实现对FPGA的通信控制；其中，
[0011]在X86启用第二通路的同时，第三通路根据所划分的逻辑区域向FPGA反馈故障类 另IJ，并且X86通过向ARM发出故障诊断指令对第一通路进行故障诊断；[0012]在FPGA中，根据所述ARM对所述第一通路的故障诊断结果对发生故障的逻辑区域 进行定位，然后由ARM发出恢复指令并通过第三通路对发生故障的逻辑区域进行复位，以 完成对异构系统的故障恢复。
[0013]其中，在X86通过向ARM发出故障诊断指令对第一通路进行故障诊断的过程中， X86通过预设的故障处理方案，向ARM发出故障诊断指令对FPGA中出现的故障进行诊断。
[0014]其中，在通过第三通路对发生故障的逻辑区域进行复位的过程中，将发生故障的 逻辑区域与未发生故障的逻辑区域进行分隔，实现只对发生故障的逻辑区域进行复位。
[0015]另一方面，本发明还提供一种异构系统的故障诊断、恢复装置，包括:
[0016]故障分类单元，用于在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关 性对FPGA进行逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行分类识别；
[0017]备份链路启用单元，用于当作为正常情况下的X86与FPGA之间的通信通路的第一 通路出现故障时，第三通路根据所划分的逻辑区域向FPGA反馈故障类别，然后X86启用第 二通路作为X86与FPGA通信控制的备份链路；其中，X86通过第二通路向ARM发出指令，然 后再通过ARM实现对FPGA的通信控制；
[0018]故障诊断单元，用于在X86启用第二通路的同时，第三通路根据所划分的逻辑区 域向FPGA反馈故障类别，并且X86通过向ARM发出故障诊断指令对第一通路进行故障诊 断；
[0019]故障恢复单元，用于在FPGA中，根据所述ARM对所述第一通路的故障诊断结果对 发生故障的逻辑区域进行定位，然后由ARM发出恢复指令并通过第三通路对发生故障的逻 辑区域进行复位，以完成对异构系统的故障恢复。
[0020]上述根据本发明的异构系统的故障诊断、恢复方法及装置，通过利用独立于X86 与FPGA的第三方ARM，能够实现备份FPGA与X86之间的通信控制链路、获取故障诊断信息 以及恢复偶发性故障，提高系统故障的调试能力和稳定运行能力。
[0021]为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明并在 权利要求中特别指出的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。 然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明 旨在包括所有这些方面以及它们的等同物。
【专利附图】
【附图说明】
[0022]通过参考以下结合附图的说明及权利要求书的内容，并且随着对本发明的更全面 理解，本发明的其它目的及结果将更加明白及易于理解。在附图中:
[0023]图1为根据本发明实施例的异构系统的故障诊断、恢复方法流程示意图；
[0024]图2为根据本发明实施例的各通信通路之间的连接关系示意图；
[0025]图3为根据本发明实施例的Cam表模块结构示意图；
[0026]图4为根据本发明实施例的异构系统的故障诊断、恢复装置逻辑结构框图。
[0027]在所有附图中相同的标号指示相似或相应的特征或功能。
【具体实施方式】
[0028]以下将结合附图对本发明的具体实施例进行详细描述。[0029]针对前述现有的X86与FPGA两者结合的异构系统在控制通路出现故障时，FPGA无 法从X86中获得控制类数据，造成FPGA故障排查的难度和增加调试问题的成本的问题。本 发明利用独立于X86与FPGA的第三方ARM(Advanced RISC Microprocessor,高级RISC微 处理器)，从而创造一个额外的控制通路，作为X86与FPGA之间的备用通信通路，以承载X86 对FPGA的一切操作，并且还可监控FPGA的状态，起到辅助控制FPGA的作用。通过本发明 能够实现备份FPGA与X86之间的通信控制链路、获取故障诊断信息以及恢复偶发性故障， 提高系统故障的调试能力和稳定运行能力。
[0030]为了说明本发明提供的异构系统的故障诊断、恢复方法，图1示出了根据本发明 实施例的异构系统的故障诊断、恢复方法流程。
[0031]如图1所示，本发明提供的异构系统的故障诊断、恢复方法包括:
[0032]SllO:在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关性对FPGA进行 逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行分类识别。
[0033]具体地，对有可能发生故障的情形进行分类，并在FPGA中内置判断条件来判断发 生故障的逻辑区域的故障类别。其中，以接口形态为例，对于f ifo接口，可根据空/满读写 以及数据状态作为判断条件，看是否出现不符合逻辑的状态，比如空读、满写、非空不读等 等；对于查表类总线接口，根据总线的请求和回复的使能配合的拍数，来查看是否有效地返 回了查表数据，比如有请求没有回复，回复时机不正确等等；而对于复杂外设接口，由于在 调用复杂外设接口时，往往使用现有成熟的核，这类核除了会用到上述两种接口外，还会提 供自身的协商状态等信号，通过检查协商状态是否成功来判断接口是否正常。
[0034]而对于模型类的故障判断，则可根据模型的类别分别预设不同的判断条件对其故 障类别进行判断。具体地，对于数据信息分离模型，可以通过增加令牌标志等，来观察数据 和信息是否匹配，从而确定是否出现失配异常。
[0035]对于传输接口模型，如果是对外传输接口，按照网络协议增加标准的校验和进行 处理，保证报文传输正确；如果是对内传输接口，则可以设定自己的校验方法，特殊处理错 误报文，其中，当出现大量错误报文时，则有可能发生了错误。
[0036]对于令牌模型，由于其主要是对数据进行存储，然后反复提取信息进行多次处理， 最终提供处理结果，因此，主要对令牌的使用和回收进行观察跟踪，当令牌耗尽或拥塞时， 即表明出现了问题。
[0037]对于全交叉模型，由于全交叉模型的交换比较复杂，其选路是使用特定标志，因 此，可以检查标志是否正确，不正确的标志需要特殊处理，以免无法选路导致全交叉通路阻塞。
[0038]S120:当作为正常情况下的X86与FPGA之间的通信通路的第一通路出现故障时， X86启用第二通路作为X86与FPGA通信控制的备份链路；其中，X86通过第二通路向ARM发 出指令，然后再通过ARM实现对FPGA的通信控制；其中，在X86启用第二通路的同时，第三 通路根据所划分的逻辑区域向FPGA反馈故障类别，并且X86通过向ARM发出故障诊断指令 对第一通路进行故障诊断。
[0039]在此，需要说明的是，本发明所提及的第一通路为正常情况下的X86与FPGA之间 的通信通路；第二通路为将ARM作为中转站所实现的X86与FPGA之间的备用通信通路；第 三通路为FPGA的故障监测反馈通路，以及对发生故障的逻辑区域发出复位指令的通路。[0040]通常X86与FPGA之间都是使用第一通路进行通信，但是当第一通路出现故障时 (即X86与FPGA之间的通信失败时)，则启用第二通路作为备用通信通路，实现X86与FPGA 之间的通信。此时第二通路分别与X86、ARM和FPGA相连。也就是说，在启用第二通路时， ARM就相当于一个信息的中转站，其接收X86发出的控制信息，然后再发送给FPGA，从而实 现X86对FPGA的通信控制。
[0041]其中，在X86通过向ARM发出故障诊断指令对第一通路进行故障诊断的过程中， X86通过预设的故障处理方案，向ARM发出故障诊断指令对FPGA中出现的故障进行诊断。
[0042]具体地，在启用第二通路的同时，X86还需按预设的处理方案，通过向ARM发出故 障诊断指令来诊断FPGA所出现的故障(即对第一通路进行故障诊断)。也就是说，ARM在接 收到X86所发出的指令后，即开始故障诊断。
[0043]另外，由于第二通路是作为X86与FPGA之间的备用通信通路，因此,原来通过第一 通路所获得的FPGA的配置信息和状态信息，ARM通过第二通路同样能够获得，在获得这些 信息之后，调试人员即可进一步分析故障发生的原因，从而为故障的定位和恢复提供更多 的信息。
[0044]S130:在FPGA中，根据ARM对第一通路的故障诊断结果对发生故障的逻辑区域进 行定位，然后由ARM发出恢复指令并通过第三通路对发生故障的逻辑区域进行复位，以完 成对异构系统的故障恢复。
[0045]具体地，在对发生故障的逻辑区域进行定位后，根据故障的类别，通过ARM的预设 处理方案，通过第三通路对发生故障的逻辑区域进行复位，实现对故障的恢复；或者使用 X86额外定制的其他故障恢复方案，通过第二通路发送给ARM，再由ARM对恢复方案进行分 解，然后再通过第三通路发送给FPGA，完成对故障的恢复。
[0046]也就是说，根据第三通路所反馈的故障类别，通过在ARM中预设恢复方案，并通过 第三通路对发生故障的逻辑区域进行复位；或者，通过在X86中预设恢复方案，然后通过第 二通路将预设的恢复方案发送给ARM，再由ARM将所发送的恢复方案进行分解，并通过第三 通路对发生故障的逻辑区域进行复位。
[0047]通过图1所示的流程可以看出，本发明提供的异构系统的故障诊断、恢复方法通 过独立于X86与FPGA的第三方ARM，能够实现备份FPGA与X86之间的通信控制链路、获取 故障诊断信息以及恢复偶发性故障，提高系统故障的调试能力和稳定运行能力。
[0048]为了说明X86、ARM和FPGA以及第一通路、第二通路和第三通路之间的关系，图2 示出了根据本发明实施例的各通信通路之间的连接关系。
[0049]如图2所示，首先按照物理位置和逻辑相关性，将FPGA分隔成几个较为独立的逻 辑区域(即对FPGA进行逻辑区域划分)，然后所划分的逻辑区域通过C通路(即第三通路)向 FPGA的故障监控模块反馈故障类别，接着FPGA的故障监控模块将故障类别通过B通路发送 给ARM的故障信息收集模块，再经由ARM的故障信息收集模块通过B通路发送给X86的业 务维护模块。
[0050]X86的业务维护模块实现对FPGA的控制，其在正常情况下通过A通路(即第一通 路)实现X86与FPGA之间的通信控制。当A通路出现故障时，X86则启用B通路(即第二通 路)作为备用通信通路，实现X86与FPGA之间的通信控制，此时ARM即相当于一个中转站， 其接收X86的控制信息并转发给FPGA。[0051]在X86启用B通路的同时，X86的业务维护模块通过B通路将预设的故障解决方案 发送给ARM的故障信息搜集模块，ARM的故障信息收集模块再将X86所发送过来的解决方案 进行分解，然后再经由B通路将恢复指令发送给FPGA的故障监控模块，FPGA的故障监控模 块通过C通路，将按故障类别对发生故障的逻辑区域进行复位，以完成对系统故障的恢复。
[0052]需要说明的是，在通过第三通路对发生故障的逻辑区域进行复位的过程中，将发 生故障的逻辑区域与未发生故障的逻辑区域进行分隔，实现只对发生故障的逻辑区域进行 复位，以完成系统故障的恢复。
[0053]其中，异构系统故障的恢复可以解决的问题一般需满足如下特征:FPGA中的问题 和无法靠FPGA内部逻辑进行自恢复的问题以及偶发性故障，例如电磁干扰、偶发性Bug等
坐 寸o
[0054]在本发明的一个示例中，以katyusha项目中的Cam表模块为例，其Cam表模块结 构如图3所示。其中，Cam表的输入数据、输出数据、输入配置和输出异常四个接口都是fifo 接口 ；Cam表相对独立,处理数据中的mac地址,vlan等信息,用于从片外存储中读/写/查 找信息，并将信息返回相关信息给Cam表。
[0055]首先对Cam表进行逻辑区域划分，由于其逻辑相关性较小，因此只需从模块间的 分隔fifo划开即可。
[0056]划分逻辑区域之后，一般的故障识别只需简单地从逻辑区域边缘检查，来判定全 局检查设备是否正常运行或者有阻断故障，监控外部fifo接口(即输入数据、输出数据、输 入配置和输出异常四个接口)，按照fifo接口的监控逻辑检查数据和接口状态即可，而在本 发明中，除了对一般的故障进行识别外，还可在划分的逻辑区域内进一步预设故障分类判 断，对故障进行进一步分类识别。
[0057]其中，将Cam表模块细分为二级模块，各个二级模块和存储单元间也可做同理划 分。具体地:
[0058]首先，在各个二级模块之间，以及二级模块和存储单元之间，按fifo接口识别，定 制普通的fifo接口类故障；
[0059]其次，提取数据进行查表，并将查表结果反馈到报文中，按数据信息分离模型识 另1J，定制Cam表模块内部数据和查表信息的匹配检查；
[0060]最后，在模块逻辑和片外存储之间，按照复杂外设接口类进行检查，一方面检查外 设状态，同时根据部分私有数据检查查表信息返回是否正常。
[0061]在找出Cam表的故障之后，对其进行恢复，在对Cam表进行恢复时需要注意四点: 1、数据流的阻断，不能使数据损坏；2、配置包的阻断，不能使配置数据损坏；3、外接存储器 件的初始化；4、报文的存储，外部包体存储空间的释放。其具体恢复步骤如下:
[0062]1、入口的fifo数据处理完，之后暂停处理，出口 fifo同理，不再写入，这样能保证 在阻断数据流时，不使数据损坏和在阻断配置包时，不使配置数据损坏。
[0063]2、外接存储器件设置初始化逻辑，复位后启动，进行初始化，不残留任何数据，保 证外接存储器件的初始化。
[0064]3、然后放开出入口 fifo，也是为了保证阻断数据流和配置包时，不使数据和配置 数据损坏。
[0065]4、存储空间释放方面，需要存储模块支持超时释放功能，保证报文的存储以及外部包体存储空间的释放。
[0066]通过上述示例可以看出，在对Cam表模块进行完全恢复时，不残留任何数据，同时 残留在存储模块的部分信息也能通过超时删除掉。
[0067]与上述方法相对应，本发明还提供一种异构系统的故障诊断装置，图4示出了根 据本发明实施例的异构系统的故障诊断装置逻辑结构。
[0068]如图4所示，本发明提供的异构系统的故障诊断、恢复装置包括故障分类单元 410、备份链路启用单元420、故障诊断单元430和故障恢复单元440。
[0069]其中，故障分类单元410用于在X86与FPGA组成的异构系统中，按照物理位置和 逻辑相关性对FPGA进行逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行分类识 别。
[0070]具体地，故障分类单元410需要对有可能发生故障的情形进行分类，并在FPGA中 内置判断条件来判断发生故障的逻辑区域的故障类别。
[0071]以接口形态为例，对于fifo接口，故障分类单元410可根据空/满读写以及数据 状态作为判断条件，看是否出现不符合逻辑的状态，比如空读、满写、非空不读等等；对于查 表类总线接口，根据总线的请求和回复的使能配合的拍数，来查看是否有效地返回了查表 数据，比如有请求没有回复，回复时机不正确等等；而对于复杂外设接口，由于在调用复杂 外设接口时，往往使用现有成熟的核，这类核除了会用到上述两种接口外，还会提供自身的 协商状态等信号，通过检查协商状态是否成功来判断接口是否正常。
[0072]对于其他类型的故障判断，也可根据故障的类型在FPGA中内置相应的判断条件 来判断发生故障的逻辑区域的故障类别，在此不再赘述。
[0073]其中，故障分类单元410还包括:故障判断单元(图中未示出)，用于在划分的逻辑 区域内进一步预设故障分类判断，对故障进行进一步分类识别。在划分的逻辑区域内进一 步预设故障分类判断更有利于分析更深层的故障，从而能够更准确的对故障进行定位。
[0074]备份链路启用单元420用于当作为正常情况下的X86与FPGA之间的通信通路的 第一通路出现故障时，X86启用第二通路作为X86与FPGA通信控制的备份链路；其中，X86 通过第二通路向ARM发出指令，然后再通过ARM实现对FPGA的通信控制。
[0075]具体地，通常X86与FPGA之间都是使用第一通路进行通信，但是当第一通路出现 故障时(即X86与FPGA之间的通信失败时)，备份链路启用单元420则启用第二通路作为备 用通信通路，实现X86与FPGA之间的通信。此时第二通路分别与X86、ARM和FPGA相连，而 ARM就相当于信息的中转站，其接收X86发出的控制信息，然后再发送给FPGA，从而实现X86 对FPGA的通信控制。
[0076]故障诊断单元430用于在X86启用第二通路的同时，第三通路根据所划分的逻辑 区域向FPGA反馈故障类别，并且X86通过向ARM发出故障诊断指令对第一通路进行故障诊 断。
[0077]具体地，故障诊断单元430在启用第二通路的同时，X86通过向ARM发出故障诊断 指令对第一通路进行故障诊断的过程中，X86通过预设的故障处理方案，向ARM发出故障诊 断指令对FPGA中出现的故障进行诊断。
[0078]故障恢复单元440用于在FPGA中，根据所述ARM对所述第一通路的故障诊断结果 对发生故障的逻辑区域进行定位，然后由ARM发出恢复指令并通过第三通路对发生故障的逻辑区域进行复位，以完成对异构系统的故障恢复。
[0079]其中，故障恢复单元440进一步包括:故障隔离单元(图中未示出)，用于在通过第 三通路对发生故障的逻辑区域进行复位的过程中，将发生故障的逻辑区域与未发生故障的 逻辑区域进行分隔，实现只对发生故障的逻辑区域进行复位。
[0080]具体地，故障恢复单元440通过如下方式完成对异构系统的故障恢复:根据第三 通路所反馈的故障类别，通过在ARM中预设恢复方案，并通过第三通路对发生故障的逻辑 区域进行复位；或者，通过在X86中预设恢复方案，然后通过第二通路将预设的恢复方案发 送给ARM，再由ARM将所发送的恢复方案进行分解，并通过第三通路对发生故障的逻辑区域 进行复位。
[0081]根据上述实施例可以看出，本发明提供的异构系统的故障诊断、恢复方法及装置， 通过利用第三方系统——ARM,能够实现对FPGA与X86之间的通信链路进行备份、以及通过 ARM获取的故障诊断信息对故障进行恢复，从而提高异构系统故障的调试能力和稳定运行 能力。
[0082]如上参照附图以示例的方式描述了根据本发明的异构系统的故障诊断、恢复方法 及装置。但是，本领域技术人员应当理解，对于上述本发明所提出的异构系统的故障诊断、 恢复方法及装置，还可以在不脱离本
【发明内容】
的基础上做出各种改进。因此，本发明的保护 范围应当由所附的权利要求书的内容确定。
【权利要求】
1.一种异构系统的故障诊断、恢复方法，包括:在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关性对FPGA进行逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行分类识别；当作为正常情况下的X86与FPGA之间的通信通路的第一通路出现故障时，X86启用第二通路作为X86与FPGA通信控制的备份链路；其中，X86通过所述第二通路向ARM发出指令，然后再通过ARM实现对FPGA的通信控制；其中，在X86启用所述第二通路的同时，第三通路根据所划分的逻辑区域向FPGA反馈故障类另IJ，并且X86通过向ARM发出故障诊断指令对所述第一通路进行故障诊断；在FPGA中，根据所述ARM对所述第一通路的故障诊断结果对发生故障的逻辑区域进行定位，然后由ARM发出恢复指令并通过所述第三通路对发生故障的逻辑区域进行复位，以完成对异构系统的故障恢复。
2.如权利要求1所述的异构系统的故障诊断、恢复方法,其中,在X86通过向ARM发出故障诊断指令对所述第一通路进行故障诊断的过程中，X86通过预设的故障处理方案，向ARM发出故障诊断指令对FPGA中出现的故障进行诊断。
3.如权利要求1所述的异构系统的故障诊断、恢复方法，其中，根据所述第三通路所反馈的故障类别，通过在ARM中预设恢复方案，并通过第三通路对发生故障的逻辑区域进行复位；或者，通过在X86中预设恢复方案，然后通过第二通路将预设的恢复方案发送给ARM，再由 ARM将所发送的恢复方案进行分解，并通过第三通路对发生故障的逻辑区域进行复位。
4.如权利要求1所述的异构系统的故障诊断、恢复方法，其中，在通过所述第三通路对发生故障的逻辑区域进行复位的过程中，将发生故障的逻辑区域与未发生故障的逻辑区域进行分隔，实现只对发生故障的逻辑区域进行复位。
5.如权利要求1所述的异构系统的故障诊断、恢复方法，其中，在划分的逻辑区域内进一步预设故障分类判断，对故障进行进一步分类识别。
6.一种异构系统的故障诊断、恢复装置，包括:故障分类单元，用于在X86与FPGA组成的异构系统中，按照物理位置和逻辑相关性对 FPGA进行逻辑区域划分，并在FPGA中预设故障分类判断，对故障进行分类识别；备份链路启用单元，用于当作为正常情况下的X86与FPGA之间的通信通路的第一通路出现故障时，X86启用第二通路作为X86与FPGA通信控制的备份链路；其中，X86通过所述第二通路向ARM发出指令，然后再通过ARM实现对FPGA的通信控制；故障诊断单元，用于在X86启用所述第二通路的同时，第三通路根据所划分的逻辑区域向FPGA反馈故障类别，并且X86通过向ARM发出故障诊断指令对所述第一通路进行故障诊断；故障恢复单元，用于在FPGA中，根据所述ARM对所述第一通路的故障诊断结果对发生故障的逻辑区域进行定位，然后由ARM发出恢复指令并通过所述第三通路对发生故障的逻辑区域进行复位，以完成对异构系统的故障恢复。
7.如权利要求6所述的异构系统的故障诊断、 恢复装置，其中，所述故障诊断单元对所述第一通路进行故障诊断的过程中，X86通过预设的故障处理方案，向ARM发出故障诊断指令对FPGA中出现的故障进行诊断。
8.如权利要求6所述的异构系统的故障诊断、恢复装置，其中，所述故障恢复单元通过如下方式完成对异构系统的故障恢复:根据所述第三通路所反馈的故障类别，通过在ARM中预设恢复方案，并通过第三通路对发生故障的逻辑区域进行复位；或者，通过在X86中预设恢复方案，然后通过第二通路将预设的恢复方案发送给ARM，再由 ARM将所发送的恢复方案进行分解，并通过第三通路对发生故障的逻辑区域进行复位。
9.如权利要求6所述的异构系统的诊断、恢复装置，其中，所述故障恢复单元进一步包括:故障隔离单元，用于在通过所述第三通路对发生故障的逻辑区域进行复位的过程中， 将发生故障的逻辑区域与未发生故障的逻辑区域进行分隔，实现只对发生故障的逻辑区域进行复位。
10.如权利要求6所述的异构系统的诊断、恢复装置，其中，所述故障分类单元进一步包括:故障判断单元，用于在划分的逻辑区域内进一步预设故障分类判断，对故障进行进一步分类识别。
【文档编号】G06F11/22GK103605593SQ201310642805
【公开日】2014年2月26日 申请日期:2013年12月2日 优先权日:2013年12月2日
【发明者】王书义, 杨德光 申请人:东软集团股份有限公司