快速双线性对运算装置制造方法
【专利摘要】本实用新型涉及一种快速双线性对运算装置，包括嵌入式控制单元1-1、GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4和USB接口传输单元1-5，嵌入式控制单元1-1与GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4、USB接口传输单元1-5分别相连，网络连接检测开关1-3与无线传输单元1-4、USB接口传输单元1-5分别相连。本实用新型具有体积小、成本低、实时性好、运算效率高、便于携带等特点，适合移动设备使用，也适用于室内设备的有线和无线连接的双线性对的加速运算。
【专利说明】快速双线性对运算装置
【技术领域】
[0001]本实用新型涉及数据安全领域，具体涉及一种快速双线性对运算装置。
【背景技术】
[0002]双线性对在公钥密码学中早期应用于攻击椭圆曲线上的离散对数问题，即著名的MOV约化(利用双线性Weil对)与FR约化(利用双线性Tate对)。其攻击的主要思想是利用双线性对将椭圆曲线群中的离散对数问题归约为相应的有限域乘法子群中的离散对数问题。双线性对有其特有的性质，即存在两个输入变量，通过双线性运算使得作用于变量上的系数可以灵活转化。采用双线性对在现代密码学中可用来构造很多其他数学工具所不能构造的安全协议或方案，核心思想在于借助于双线性对这一数学工具，但由于其性能特殊功能强大，是一个比较耗时的一个运算，在实际应用中实现这些协议的瓶颈在于能否快速计算双线性对。目前，采用专门的加速硬件(如现场可编程门阵列FPGA，嵌入式中央处理器CPU等)需要设计专用的加速装置，实现成本较高，不利于推广使用。
实用新型内容
[0003]本实用新型的目的在于克服现有双线性对运算基于CPU的技术缺点，提供一种通过移动终端便能完成高性能双线性对计算，极大程度上提高双线性对计算效率和扩大双线性对的应用平台。
[0004]为达到上述目的，本实用新型采用的技术方案为一种快速双线性对运算装置，包括嵌入式控制单元1-1、GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4和USB接口传输单元1-5，嵌入式控制单元1-1与GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4、USB接口传输单元1-5分别相连，网络连接检测开关1-3与无线传输单元
1-4、USB接口传输单元1-5分别相连。
[0005]而且，所述嵌入式控制单元1-1包括嵌入式核心单元2-1、实时时钟单元2-2、nandflash模块2_3、ROM模块2_4和norflash模块2_5，嵌入式核心单元2_1与实时时钟单元2-2、nandflash模块2_3、ROM模块2_4、norflash模块2_5分别相连。
[0006]而且，所述嵌入式核心单元2-1采用ARM2420芯片。
[0007]而且，所述无线传输单元1-4采用nRF24L01芯片。
[0008]而且，所述GPU处理单元1-2采用Mali_T604芯片。
[0009]而且，所述USB接口传输单元1-5采用CH375芯片。
[0010]本实用新型具有体积小、成本低、实时性好、运算效率高、便于携带等特点，适合移动设备使用。它对于移动设备信息保密能力的提高以及商业理财应用在移动设备上的普及
有重要意义。
【专利附图】
【附图说明】
[0011]图1是本实用新型实施例的结构示意图。[0012]图2是本实用新型实施例的嵌入式控制单元结构示意图。
[0013]图3是本实用新型实施例的工作过程示意图。
【具体实施方式】
[0014]以下结合实施例及附图对本实用新型作进一步说明。
[0015]如图1所示，本实用新型实施例提供的一种快速双线性对运算装置，包括嵌入式控制单元1-1、GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4和USB接口传输单元1-5，嵌入式控制单元1-1与GPU处理单元1-2、网络连接检测开关1-3、无线传输单元1-4、USB接口传输单元1-5分别相连，网络连接检测开关1-3与无线传输单元1-4、USB接口传输单元1-5分别相连。具体实施时，可由远程主机通过无线传输单元1-4和USB接口传输单元1-5与基于GPU的双线性对运算装置进行数据传输。在网络连接检测开关1-3控制下，可以实现只从无线传输单元1-4或USB接口传输单元1-5输入数据。嵌入式控制单元1-1起核心控制作用，GPU处理单元1-2平时处于休闲状态；当有算法需要处理时，嵌入式控制单元1-1通过调度，让GPU处理单元1-2工作；GPU处理单元1-2完成数据计算后，把结果传递给嵌入式控制单元1-1。
[0016]如图2所示，所述嵌入式控制单元1-1包括嵌入式核心单元2-1，以嵌入式核心单元2-1为嵌入式控制单元1-1的中央控制器。一般设置一些外围设备以配合工作，如存储器和时钟。实施例设置了与之相连接的ROM模块2-4、norflash模块2_5、nandflash模块2-3、以及实时时钟单元2-2(即RTC)。各外围设备具体实现可采用现有技术中的成熟芯片，本实用新型不予赘述。
[0017]具体实施时，本领域技术人员可自行选择芯片实现各部分。所述嵌入式核心单元
2-1即嵌入式CPU，实施例采用ARM2420芯片。实施例的无线传输单元1_4为nRF24L01芯片，与嵌入式控制单元1-1相连接的GPU处理单元1-2为Mal1-T604芯片，USB接口传输单元1-5为CH375芯片。网络连接检测开关1-3采用简单的数字开关电路即可实现，本实用新型不予赘述。
[0018]为便于实施参考起见，提供工作时装置的运行流程如下:
[0019](I)获取输入数据。有两种方法:①嵌入式控制单元1-1向网络连接检测开关1-3输出控制命令，通过网络连接检测开关1-3选择合适的传输单元(无线传输单元1-4或USB接口传输单元1-5)，从远程主机中获取计算的输入数据，包括将数据通过所选的传输单元输入嵌入式控制单元1-1，存放入嵌入式控制单元1-1的ROM模块2-4中嵌入式控制单元1-1直接随机生成输入数据。
[0020](2)双线性对计算。如图3所示，嵌入式控制单元1-1负责双线性对算法的串行运算部分，如条件选择、循环执行等部分。当运行到需要进行双线性对的并行运算部分，如域的加法和乘法等时，嵌入式控制单元1-1把程序执行权力放给GPU处理单元1-2，并行部分结束后，GPU处理单元1-2发出结束请求信号通知嵌入式控制单元1-1把计算结果传回嵌入式控制单元1-1，并把程序执行权力还给嵌入式控制单元1-1，让其继续执行程序。当双线性对的执行再次运行到并行运算部分时，重复上面的步骤，直到程序结束。具体实施时，流程可设计为:获取输入数据后，程序由嵌入式控制单元1-1执行，判断是否遇到并行运算部分，遇到则程序由GPU处理单元1-2执行，在并行运算结束后程序继续由嵌入式控制单元1-1执行，否则继续判断是否程序结束，判断结果为否则程序继续由嵌入式控制单元1-1执行，直到程序运行结束。具体使用时，本领域技术人员可自行根据现有技术中的运算方法设计软件流程，本实用新型仅提供硬件装置设计，不要求对软件方面进行保护。
[0021]本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。本实用新型所属【技术领域】的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
【权利要求】
1.一种快速双线性对运算装置，其特征在于:包括嵌入式控制单元(1-1)、GPU处理单元(1-2)、网络连接检测开关(1-3)、无线传输单元(1-4)和USB接口传输单元(1-5)，嵌入式控制单元(1-1)与GPU处理单元(1-2)、网络连接检测开关(1-3)、无线传输单元(1-4)、USB接口传输单元(1-5)分别相连，网络连接检测开关(1-3)与无线传输单元(1-4),USB接口传输单元(1-5)分别相连。
2.根据权利要求1所述的快速双线性对运算装置，其特征在于:所述嵌入式控制单元(1-1)包括嵌入式核心单元(2-1)、实时时钟单元(2-2)、nandflash模块(2-3)、ROM模块(2-4)和norflash模块(2-5),嵌入式核心单元(2-1)与实时时钟单元(2_2)、nandflash模块(2-3 )、ROM 模块(2-4)、norflash 模块(2-5 )分别相连。
3.根据权利要求2所述的快速双线性对运算装置，其特征在于:所述嵌入式核心单元(2-1)采用 ARM2420 芯片。
4.根据权利要求1或2或3所述的快速双线性对运算装置，其特征在于:所述无线传输单元(1-4)采用nRF24L01芯片。
5.根据权利要求1或2或3所述的快速双线性对运算装置，其特征在于:所述GPU处理单元(1-2)采用Mal1-T604芯片。
6.根据权利要求1或2或3所述的快速双线性对运算装置，其特征在于:所述USB接口传输单元(1-5 )采用CH375芯片。
【文档编号】G06F21/62GK203455842SQ201320358253
【公开日】2014年2月26日 申请日期:2013年6月21日 优先权日:2013年6月21日
【发明者】张明武, 曾庆怡, 石巍, 梅传军 申请人:湖北工业大学