三模冗余控制和数据管理计算机及其使用方法
【专利摘要】本发明提供了一种高可靠三模冗余控制和数据管理计算机及其使用方法，该计算机包括了电源模块、固态存储模块、表决控制模块、接口控制模块和三个处理器模块，所述电源模块包括三个电源单元，分别为三个所述处理器模块供电，进而实现对所述固态存储模块、表决控制模块、接口控制模块供电，所述固态存储模块包括三个固态数据存储单元，分别与三个所述处理器模块间实现信号互通，且与地面的测控通讯机实现信号互通，所述表决控制模块包括三个表决控制单元，每个所述表决控制单元均与三个所述处理器模块之间实现信号互通，所述表决控制单元的输出接口均包括1553B总线输出接口、OC门输出接口、RS422通讯输出接口。
【专利说明】三模冗余控制和数据管理计算机及其使用方法
【技术领域】
[0001]本发明涉及计算机体系架构【技术领域】，尤其是一种抗空间瞬时错误的高可靠计算机体系架构。
【背景技术】
[0002]随着一些空间应用的需求，采用多星上面级实现卫星的承载任务，上面级控制和数据管理计算机兼顾了箭载计算机和星载计算机的典型特点。上面级控制和数据管理计算机既要具有箭载计算机高实时性、低成本的特点，又要具有星载计算机抗空间瞬时错误能力、自主管理任务的特点。
[0003]现有的星载计算机主备冗余体系架构，工作模式较多，需要在轨长期运行，单机可靠性要求高，实际应用中很少进行主备切换动作，采用的元器件质量等级非常高。现有的箭载计算机工作时间短、对外接口相对简单，核心处理器一般采用低成本元器件实现，更多实现核心处理器模块的三冗余设计，接口冗余较少。上面级控制与数据管理计算机要求通过1553B总线调度管理和直接指令接口进行上面级的飞行控制与信息监测，实现控制分系统及测控分系统的控制任务，控制分系统部分主要完成导航、姿态确定、轨道控制和故障管理，测控分系统部分主要完成上面级遥测遥控数据管理和程控管理。
【发明内容】
[0004]本发明要解决的技术问题是在星载计算机中，如何抗空间瞬时错误。
[0005]为了解决这一技术问题，本发明提供了一种高可靠三模冗余控制和数据管理计算机，包括了电源模块、固态存储模块、表决控制模块、接口控制模块和三个处理器模块，所述电源模块包括三个电源单元，分别为三个所述处理器模块供电，进而实现对所述固态存储模块、表决控制模块、接口控制模块供电，所述固态存储模块包括三个固态数据存储单元，分别与三个所述处理器模块间实现信号互通，且与地面的测控通讯机实现信号互通，所述表决控制模块包括三个表决控制单元，每个所述表决控制单元均与三个所述处理器模块之间实现信号互通，每个所述表决控制单元的输出接口包括了所述1553B总线输出接口、OC门输出接口、RS422通讯输出接口，均通过对应的表决控制单元控制其输出使能或禁止状态。
[0006]三个所述处理器模块的硬件、软件配置均相同，所述处理器模块至少包括CPU以及与所述CPU连接的SRAM、SDRAM、PROM、EEPROM、FPGA，所述PROM至少用于存储系统的启动程序；所述EEPROM至少用以存储软件程序和配置信息，所述SRAM至少用以运行软件程序；所述SDRAM至少用以存储其他数据。
[0007]所述表决控制单元至少包括了 FPGA与连接于所述FPGA的SRAM，所述FPGA分别与三个所述处理器模块连接。
[0008]所述的高可靠三模冗余控制和数据管理计算机包含三种工作模式，分别是三机冗余模式、双机热备模式以及仅一个处理器模块运行的单机模式；
[0009]所述三机冗余模式中，三个所述处理器模块分别运行，且通过所述处理器模块和表决控制模块选择其中一个处理器模块输出数据；
[0010]所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
[0011]在高可靠三模冗余控制和数据管理计算机的基础上，本发明还提供了其使用方法，该方法包括一同步过程，用以实现本发明所述的高可靠三模冗余控制和数据管理计算机中三个处理器模块的同步，该同步过程包括如下步骤:
[0012]每个所述表决控制单元产生一个冗余的同步脉冲，三个同步脉冲传至每个所述处理器模块；
[0013]所述处理器模块中的FPGA依据三取二表决的逻辑选择一个同步脉冲，并把该同步脉冲发送至所述处理器模块中的CPU，从而使得三个CPU在统一的同步脉冲驱动下工作。
[0014]在高可靠三模冗余控制和数据管理计算机的基础上，本发明还提供了其使用方法，该方法包括依次实施的数据表决过程和输出权表决过程，用以实现本发明所述的高可靠三模冗余控制和数据管理计算机中三个处理器输出什么数据的表决以及哪个处理器模块进行输出的表决；
[0015]该数据表决过程包括如下步骤:
[0016]每个所述处理器模块分别从各自对应的表决控制单元读取所有三个处理器模块的输出数据；
[0017]然后进行三取二表决，得到输出的数据；
[0018]该输出权表决过程包括如下步骤:
[0019]三个所述处理器模块依据数据表决过程的表决结果，表决选择一个用以输出数据的处理器模块，并将选择结果传输至所述表决控制单元；
[0020]每个所述表决控制单元接受三个所述处理器模块传输而来的选择结果进行三取二表决，确定用以输出数据的处理器模块，最后将表决结果反馈给所述处理器模块，从而实现输出。
[0021]在所述输出权表决过程中，当三个处理器模块有大于或等于两个选择其中一个处理器模块进行输出，则该处理器模块对应的1553B总线配置为BC模式，并控制该处理器模块中各输出单元的使能端输出，另外两个处理器模块对应的1553B总线配置为MT模式，禁止该两个处理器模块中各输出单元的输出。
[0022]在所述输出权表决过程和数据表决过程中,若三个处理器模块中有一个的输出多次与其他两个处理器模块不一致，则对该处理器模块进行关机操作，使得另两个处理器模块以双机热备模式进行工作，在所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
[0023]所述的两种高可靠三模冗余控制和数据管理计算机的使用方法均还包括状态监测过程，包括如下步骤:
[0024]三个所述表决控制单元分别不间断发送相同的周期性频率至对应的所述处理器模块；
[0025]每个所述表决控制单元接收三个处理器模块的反馈信号，进行三取二表决；
[0026]若表决结果与接收到的三个处理器模块的反馈信号比较，若不匹配，则确认该反馈信号不匹配的处理器模块发生故障。
[0027]所述的两种高可靠三模冗余控制和数据管理计算机的使用方法还包括系统重构过程，用以在一个所述处理器模块发生故障时实现系统的重构，包括如下步骤:
[0028]先将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的处理器模块作为备用机，仅运行不输出数据；
[0029]发送复位故障指令至发生故障的所述处理器模块；
[0030]发生故障的所述处理器模块初始化系统，读取作为当班机的处理器模块中的流程标志和具体数据，进而实现运行；
[0031 ] 然后重复所述状态监测过程；
[0032]若确认三个处理器模块均正常运行，则发送恢复信号至三个处理器模块，计算机进入三机冗余模式进行运行；
[0033]若确认处理器模块依旧存在故障，重复以上的步骤；
[0034]若η次重复以上步骤该处理器模块依旧存在故障，则将该处理器模块关闭，将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的当班机作为备用机，仅运行不输出数据，其中，η为预设的值。
[0035]本发明采用了三个分别互相独立的处理器模块和表决控制单元进行冗余设计，进一步的，由于每个个处理器模块均与三个表决控制单元均连接，既能通过所述表决控制单元实现表决，也能通过表决控制单元实现三个处理器模块数据的交互传输，故而，利用本发明提供的计算机可以通过独特的表决机制和同步机制等实现强实时性、高可靠、低成本的控制和数据管理计算机的目的。解决了在星载计算机中，如何抗空间瞬时错误的问题。
【专利附图】
【附图说明】
[0036]图1是本发明一实施例中三模冗余控制和数据管理计算机的示意图；
[0037]图2是本发明一实施例中的信息流图；
[0038]图3是本发明一实施例中系统重构过程的示意图。
【具体实施方式】
[0039]以下将结合图1至图3对本发明提供的三模冗余控制和数据管理计算机及其使用方法进行详细的描述，其为本发明一可选的实施例，可以认为，本领域的技术人员在不改变本发明精神和内容的范围内能够对其进行修改和润色。
[0040]请参考图1和图2，本实施例提供了一种高可靠三模冗余控制和数据管理计算机，其特征在于:包括了电源模块、固态存储模块、表决控制模块、接口控制模块和三个处理器模块，所述电源模块包括三个电源单元，分别为三个所述处理器模块供电，进而实现对所述固态存储模块、表决控制模块、接口控制模块供电，所述固态存储模块包括三个固态数据存储单元，分别与三个所述处理器模块间实现信号互通，且与地面的测控通讯机实现信号互通，所述表决控制模块包括三个表决控制单元，每个所述表决控制单元均与三个所述处理器模块之间实现信号互通，每个所述表决控制单元的输出接口均包括了 1553Β总线输出接口、OC门输出接口和RS422通讯输出接口，均可通过表决控制模块，例如对应的表决控制单元控制其输出使能或禁止状态，所述1553Β符合MIL-STD-1553B标准，可以配置为BC、RT、MT三种模式。
[0041]本实施例中，所述电源模块、接口控制模块、处理器模块、表决控制模块和固态存储模块均安装于一个背板上。其中，电源模块设置在一块单板上，实现三机的供电，接口控制模块设置在一块单板上，实现三个处理器模块对应接口的隔离，三个处理器模块分别置于一个单板上，表决控制模块设置在一块单板上，固态存储模块也设在一块单板上。
[0042]高可靠三模冗余控制和数据管理计算机的输入接口电路、输出接口电路、内部处理电路、供电电路均有三套。输入接口采用一对三的接口隔离电路，输出接口采用三对一的接口隔离设计。内部处理电路和供电电路均是完全独立的。完全实现了三机的全冗余设计，硬件全部独立，接口完全隔离。硬件接口电路是独立的三套。输入、输出接口均进行了电路隔离设计。通过反熔丝FPGA实现处理器模块指令的译码、接口的时序控制等。
[0043]所述的高可靠三模冗余控制和数据管理计算机包含三种工作模式，分别是三机冗余模式、双机热备模式以及仅一个处理器模块运行的单机模式；
[0044]所述三机冗余模式中，三个所述处理器模块分别运行，且通过所述处理器模块和表决控制模块选择其中一个处理器模块输出数据；具体选择的过程，在下文的数据表决过程和输出权表决过程中做了具体描述。
[0045]所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
[0046]关于所述接口控制模块:
[0047]主要实现16路状态信号的采集、10路OC门指令信号输入、36路A/D转换采样、64路OC门指令信号输出、I路同步RS422的接收和发送的功能。
[0048]关于所述处理器模块:
[0049]三个所述处理器模块的硬件、软件配置均相同，所述处理器模块至少包括CPU以及与所述CPU连接的SRAM、SDRAM、PROM、EEPROM、FPGA，所述PROM至少用于存储系统的启动程序；所述EEPROM至少用以存储软件程序和配置信息，所述SRAM至少用以运行软件程序；所述SDRAM至少用以存储其他数据。其中，SRAM指静态随机存储器，SDRAM指同步动态随机存取存储器，PROM指可编程只读存储器，EEPROM指带电可擦可编程只读存储器，FPGA指现场可编程门阵列。
[0050]处理器模块A、B、C为高性能处理器模块，其设计状态完全一致，可以实现互换。处理器模块还包括RS422测试接口、内总线接口等。CPU采用AT697F处理器，主频达到80MHz。PROM主要用于存储最基本的系统启动程序，可以维持系统的最简化控制模式。
[0051]有关所述表决控制申旲块:
[0052]表决控制模块主要实现:与处理器模块的数据和表决结果交互；16路异步RS422信号的控制输出；三个处理器模块同步脉冲的发送。采用反熔丝FPGA实现，并设计各自独立的交互缓存用于三个独立的处理器模块读写。通过FPGA逻辑实现输出接口的有效控制，即一模输出有效时另外两模输出，保证其输出的互斥性。FPGA逻辑还实现三机各自的状态检测，用于系统软件的故障检测。并实现三冗余模式降级到双机、双机降级到单机模式的控制。
[0053]所述表决控制单元至少包括了 FPGA与连接于所述FPGA的SRAM，所述FPGA分别与三个所述处理器模块连接。
[0054]三个表决控制单元可以视为三套表决控制电路，每套电路包括反熔丝FPGA、SRAM和RS422接口电路等。反熔丝FPGA是表决控制模块的核心，主要完成三机并行总线数据的缓存控制、三机交互RAM的控制、输出模式的配置、同步脉冲的产生、状态监测信号的产生和其余两机的状态监测信号的采集、异步RS422通信及RS422发送接口芯片使能控制等功能。SRAM用于存储缓存数据。
[0055]有关所述固态存储模块:
[0056]固态存储模块完成计算机传输的地基遥测信息以及载荷数据的存储、实时和延时传输。该模块上集成三机的三个固态存储单元电路，即三个固态数据存储单元，每个固态存储电路包括FLASH的控制与管理电路、FPGA的外围处理电路、载荷输入预留的5路同步RS422接口。采用FLASH介质存储数据、EEPROM存储控制信息，FPGA实现载荷数据的缓存、存储、组帧、传输控制等。三个固态存储单元的权控制直接指令接收电路、与各自对应的处理器模块的异步RS422控制固态存储单元的指令通讯、反馈给各自的处理器模块的重要参数的异步RS422通讯、与测控通讯机的同步RS422接口通讯电路以及通过内总线同步RS422接口与处理器模块通讯的电路。
[0057]固态存储单元同时与各自的处理器模块之间采用同步LVDS进行数据通讯。处理器模块通过异步串口发送固态存储单元的工作模式或者切权间接指令。这里的工作模式只在固态存储模块中存什么，以什么格式存储等信息，切权指令，指选择三个固态存储单元中哪个进行数据传输。同时，各个固态数据存储单元可以通过OC门接收地面发送的固态存储的切权直接指令；固态存储模块通过异步RS422接口反馈状态和重要参数给各自的处理器模块。固态存储模块通过读取处理器模块的控制状态完成固态存储的工作模式和输出状态控制。在双机热备模式下，通过控制RS422发送接口芯片的使能端完成当班机与备份机的输出控制。
[0058]对于电源模块:
[0059]电源模块为本机提供三套独立的+5V、+12V、_12V电压。单机的电源模块的一次电源到二次电源的转换电路包括DC/DC转换、电源滤波，控制电路和遥测状态输出。在一次电源输入端设有限流电阻，保证本机故障所引起的短路或电流过大对整星的供电母线不产生影响。三个处理器模块均接收和响应地面遥控准自主、禁自主指令。上电默认处于准自主模式。只有在准自主模式下，才允许三机自主切换工作模式、自主控制复位、自主关机，自主进行模式切换和故障恢复。
[0060]在高可靠三模冗余控制和数据管理计算机的硬件基础上，本实施例还提供了其使用方法，该方法包括一同步过程，用以实现本发明所述的高可靠三模冗余控制和数据管理计算机中三个处理器模块的同步，
[0061]同步是三机三模冗余设计中的一个核心部分。为了实现上电软件运行同步、主程序运行的同步控制和Ims同步脉冲内的流程同步控制功能。在三模冗余计算机的设计当中，三个表决控制单元分别产生三冗余的同步脉冲给三个处理器模块模块上的FPGA，三个处理器模块上的FPGA根据上面的同步脉冲选取策略进行同步脉冲选取，并把选择的同步脉冲发送给CPU，三个CPU采用同一个同步脉冲，使三CPU均在统一的同步脉冲驱动下工作。如果当权机的同步脉冲出现故障，三个CPU自主表决采用另一个同步脉冲。
[0062]换言之，该同步过程包括如下步骤:
[0063]每个所述表决控制单元产生一个冗余的同步脉冲，三个同步脉冲传至每个所述处理器模块；
[0064]所述处理器模块中的FPGA依据三取二表决的逻辑选择一个同步脉冲，并把该同步脉冲发送至所述处理器模块中的CPU，从而使得三个CPU在统一的同步脉冲驱动下工作。
[0065]本实施例提供的使用方法还包括依次实施的数据表决过程和输出权表决过程，用以实现本发明所述的高可靠三模冗余控制和数据管理计算机中三个处理器输出什么数据的表决以及哪个处理器模块进行输出的表决，所述同步过程应能贯穿数据表决过程以及输出权表决过程；即使在数据表决与输出全表决过程以外，也可单独进行同步过程。
[0066]表决机制是三模冗余设计中的另外一个核心。本实施例中共有两种表决机制，一种是处理器模块进行的数据表决，另一种是由表决控制模块形成的表决器进行的输出权表决。三个CPU分别从各自对应的表决控制单元读取三个处理器模块的处理数据，进行三取二表决；然后把表决数据广播给表决FPGA、接口处理模块、固态存储单元和1553总线单元；同时，三个CPU根据三机处理数据的表决结果,表决出“哪一机输出”,并将“哪一机输出”的状态信号发送给三个表决控制单元，表决控制单元再次三取二表决后，把表决结果反馈给各自的CPU。由三个CPU根据表决结果控制配置输出。
[0067]换言之，该数据表决过程包括如下步骤:
[0068]每个所述处理器模块分别从各自对应的表决控制单元读取所有三个处理器模块的输出数据；
[0069]然后进行三取二表决，得到输出的数据；
[0070]该输出权表决过程包括如下步骤:
[0071]三个所述处理器模块依据数据表决过程的表决结果，表决选择一个用以输出数据的处理器模块，并将选择结果传输至所述表决控制单元；
[0072]每个所述表决控制单元接受三个所述处理器模块传输而来的选择结果进行三取二表决，确定用以输出数据的处理器模块，最后将表决结果反馈给所述处理器模块，从而实现输出。
[0073]进一步的，在所述输出权表决过程中，当三个处理器模块有大于或等于两个选择其中一个处理器模块进行输出，则该处理器模块对应的1553B总线配置为BC模式，并控制该处理器模块中各输出单元的使能端输出，另外两个处理器模块对应的1553B总线配置为MT模式，禁止该两个处理器模块中各输出单元的输出。
[0074]具体来说，三机中有大于或等于两机输出A机(即处理器模块A)，A机输出，A机1553B配置为BC模式，并控制各输出单兀的使能端输出。B机(即处理器模块B)和C机(即处理器模块C) 1553B配置为MT模式，并禁止各输出单元的输出。
[0075]三机中有大于或等于两机输出B机，B机输出；B机1553B配置为BC模式，并控制各输出单元的使能端输出；A机和C机1553B配置为MT模式，并禁止各输出单元的输出。
[0076]三机中有大于或等于两机输出C机，C机输出，C机1553B配置为BC模式，并控制各输出单元的使能端输出；A机和B机1553B配置为MT模式，并禁止各输出单元的输出。
[0077]在所述输出权表决过程和数据表决过程中,若三个处理器模块中有一个的输出多次与其他两个处理器模块不一致，则对该处理器模块进行关机操作，使得另两个处理器模块以双机热备模式进行工作，在所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
[0078]所述的两种高可靠三模冗余控制和数据管理计算机的使用方法均还包括状态监测过程，其与同步过程、数据表决过程以及输出权表决过程都是可以同时进行的，包括如下步骤:
[0079]三个所述表决控制单元分别不间断发送相同的周期性频率至对应的所述处理器模块；
[0080]每个所述表决控制单元接收三个处理器模块的反馈信号，进行三取二表决；
[0081]若表决结果与接收到的三个处理器模块的反馈信号比较，若不匹配，则确认该反馈信号不匹配的处理器模块发生故障。
[0082]所述的两种高可靠三模冗余控制和数据管理计算机的使用方法还包括系统重构过程，用以在一个所述处理器模块发生故障时实现系统的重构，请参考图3，包括如下步骤:
[0083]先将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的处理器模块作为备用机，仅运行不输出数据；
[0084]发送复位故障指令至发生故障的所述处理器模块；
[0085]发生故障的所述处理器模块初始化系统，读取作为当班机的处理器模块中的流程标志和具体数据，进而实现运行；
[0086]然后重复所述状态监测过程；
[0087]若确认三个处理器模块均正常运行，则发送恢复信号至三个处理器模块，计算机进入三机冗余模式进行运行；
[0088]若确认处理器模块依旧存在故障，重复以上的步骤；
[0089]若η次重复以上步骤该处理器模块依旧存在故障，则将该处理器模块关闭，将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的当班机作为备用机，仅运行不输出数据，其中，η为预设的值。
[0090]综上所述，本发明采用了三个分别互相独立的处理器模块和表决控制单元进行冗余设计，进一步的，由于每个个处理器模块均与三个表决控制单元均连接，既能通过所述表决控制单元实现表决，也能通过表决控制单元实现三个处理器模块数据的交互传输，故而，利用本发明提供的计算机可以通过独特的表决机制和同步机制等实现强实时性、高可靠、低成本的控制和数据管理计算机的目的。解决了在星载计算机中，如何抗空间瞬时错误的问题。
【权利要求】
1.一种高可靠三模冗余控制和数据管理计算机，其特征在于:包括了电源模块、固态存储模块、表决控制模块、接口控制模块和三个处理器模块，所述电源模块包括三个电源单元，分别为三个所述处理器模块供电，进而实现对所述固态存储模块、表决控制模块、接口控制模块供电，所述固态存储模块包括三个固态数据存储单元，分别与三个所述处理器模块间实现信号互通，且与地面的测控通讯机实现信号互通，所述表决控制模块包括三个表决控制单元，每个所述表决控制单元均与三个所述处理器模块之间实现信号互通，每个所述表决控制单元的输出接口均包括了 1553B总线输出接口、OC门输出接口和RS422通讯输出接口，且均通过对应的所述表决控制单元控制其输出使能或禁止状态。
2.如权利要求1所述的高可靠三模冗余控制和数据管理计算机，其特征在于:三个所述处理器模块的硬件、软件配置均相同，所述处理器模块至少包括CPU以及与所述CPU连接的SRAM、SDRAM、PROM、EEPROM、FPGA，所述PROM至少用于存储系统的启动程序；所述EEPROM至少用以存储软件程序和配置信息，所述SRAM至少用以运行软件程序；所述SDRAM至少用以存储其他数据。
3.如权利要求1所述的高可靠三模冗余控制和数据管理计算机，其特征在于:所述表决控制单元至少包括了 FPGA与连接于所述FPGA的SRAM，所述FPGA分别与三个所述处理器模块连接。
4.如权利要求1所述的高可靠三模冗余控制和数据管理计算机，其特征在于:包含三种工作模式，分别是三机冗余模式、双机热备模式以及仅一个处理器模块运行的单机模式； 所述三机冗余模式中，三个所述处理器模块分别运行，且通过所述处理器模块和表决控制模块选择其中一个处理器模块输出数据； 所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
5.一种高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:包括一同步过程，用以实现如权利要求1所述的高可靠三模冗余控制和数据管理计算机中三个处理器模块的同步，该同步过程包括如下步骤: 每个所述表决控制单元产生一个冗余的同步脉冲，三个同步脉冲传至每个所述处理器模块； 所述处理器模块中的FPGA依据三取二表决的逻辑选择一个同步脉冲，并把该同步脉冲发送至所述处理器模块中的CPU，从而使得三个CPU在统一的同步脉冲驱动下工作。
6.一种高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:包括依次实施的数据表决过程和输出权表决过程，用以实现如权利要求1所述的高可靠三模冗余控制和数据管理计算机中三个处理器输出什么数据的表决以及哪个处理器模块进行输出的表决; 该数据表决过程包括如下步骤: 每个所述处理器模块分别从各自对应的表决控制单元读取所有三个处理器模块的输出数据； 然后进行三取二表决，得到输出的数据； 该输出权表决过程包括如下步骤: 三个所述处理器模块依据数据表决过程的表决结果，表决选择一个用以输出数据的处理器模块，并将选择结果传输至所述表决控制单元； 每个所述表决控制单元接受三个所述处理器模块传输而来的选择结果进行三取二表决，确定用以输出数据的处理器模块，最后将表决结果反馈给所述处理器模块，从而实现输出。
7.如权利要求6所述的高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:在所述输出权表决过程中，当三个处理器模块有大于或等于两个选择其中一个处理器模块进行输出，则该处理器模块对应的1553B总线配置为BC模式，并控制该处理器模块中各输出单元的使能端输出，另外两个处理器模块对应的1553B总线配置为MT模式，禁止该两个处理器模块中各输出单兀的输出。
8.如权利要求6所述的高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:在所述输出权表决过程和数据表决过程中，若三个处理器模块中有一个的输出多次与其他两个处理器模块不一致，则对该处理器模块进行关机操作，使得另两个处理器模块以双机热备模式进行工作，在所述双机热备模式中，一个所述处理器模块作为当班机运行并输出数据，另一个作为备用机运行但不输出数据。
9.如权利要求5或6所述的高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:还包括状态监测过程，包括如下步骤: 三个所述表决控制单元分别不间断发送相同的检测信号至所述处理器模块； 三个所述处理器模块接收该检测信号，并生成相应的反馈信号； 每个所述表决控制单元接收三个处理器模块的反馈信号，进行三取二表决； 将表决得到的反馈信号与接收到的三个处理器模块的反馈信号比较，若不匹配，则确认该反馈信号不匹配的处理器模块发生故障，若均匹配，则确认三个处理器模块均正常运行。
10.如权利要求9所述的高可靠三模冗余控制和数据管理计算机的使用方法，其特征在于:还包括系统重构过程，用以在一个所述处理器模块发生故障时实现系统的重构，包括如下步骤: 先将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的处理器模块作为备用机，仅运行不输出数据； 发送复位故障指令至发生故障的所述处理器模块； 发生故障的所述处理器模块初始化系统，读取作为当班机的处理器模块中的流程标志和具体数据，进而实现运行； 然后重复所述状态监测过程； 若确认三个处理器模块均正常运行，则发送恢复信号至三个处理器模块，计算机进入三机冗余模式进行运行； 若确认处理器模块依旧存在故障，重复以上的步骤； 若η次重复以上步骤该处理器模块依旧存在故障，则将该处理器模块关闭，将一个正常运行的处理器模块作为当班机运行并输出数据，另一个正常运行的当班机作为备用机，仅运行不输出数据，其中，η为预设的值。
【文档编号】G06F11/16GK104182305SQ201410431388
【公开日】2014年12月3日 申请日期:2014年8月28日 优先权日:2014年8月28日
【发明者】田文波, 郑攀, 关宁, 孙逸帆, 邱源 申请人:上海航天电子通讯设备研究所