技术领域本发明涉及一种接口供电电路。
背景技术：
一般地，在计算机的主板中安装有若干用于连接外设的输入输出接口（例如USB接口，PCIe接口，HDMI接口等等），这些接口用于插接相应的设备，例如USB接口用于插接USB设备，PCIe接口用于插接PCIe设备。在使用过程中，供电单元通过这些接口给相应的设备供电。然而，当这些接口在闲置而没有插接相应的设备时，供电单元仍然与这些接口保持电连接。当有带电物质进入这些接口中时，极易发生漏电，而损坏主板。
技术实现要素：
鉴于以上内容，有必要提供一种在接口未插接相应的设备时避免发生漏电的接口供电电路。一种接口供电电路，包括一供电单元、一第一控制电路、一连接所述第一控制电路的第二控制电路及一连接所述第一控制电路的侦测单元，所述侦测单元用于连接一接口，所述供电单元连接所述第一控制电路及所第二控制电路，所述侦测单元用于在侦测到所述接口插接一相应的设备后输出一第一控制信号及用于在侦测到所述接口没有插接所述设备后输出一第二控制信号，所述第一控制电路用于在接收到所述第一控制信号后截止，所述第二控制电路用于在所述第一控制电路截止后导通，所述供电单元用于在所述第二控制电路导通后供电给所述接口，所述第一控制电路用于在接收到所述第二控制信号后导通，所述第二控制电路用于在所述第一控制电路导通后断开所述供电单元与所述接口的连接。优选地，所述第一控制电路包括一第一晶体管，所述第一晶体管包括一控制端、一第一连接端及一第二连接端，所述第一晶体管的控制端连接所述侦测单元，所述第一晶体管的第一连接端接地，所述第一晶体管的第二连接端连接所述第二控制电路。优选地，所述第一控制电路还包括一电阻，所述电阻的一端连接所述供电单元，所述电阻的另一端连接所述第一晶体管的第二连接端及连接所述第二控制电路。优选地，所述第二控制电路包括一第二晶体管，所述第二晶体管包括一控制端、一第一连接端及一第二连接端，所述第二晶体管的控制端连接所述第一晶体管的第二连接端，所述第二晶体管的第一连接端用于连接所述接口，所述第二晶体管的第二连接端连接所述供电单元。优选地，所述供电单元包括一连接所述第一晶体管的第一电源及一连接所述第二晶体管的第二连接端的第二电源，所述第二电源用于在所述第二控制电路导通后供电给所述接口。优选地，所述侦测单元包括一用于连接所述接口的侦测芯片，所述侦测芯片用于侦测所述接口是否插接所述设备，所述侦测芯片连接所述第一晶体管的控制端。优选地，所述侦测单元还包括一电阻及一电源，所述电阻的一端连接所述电源，所述电阻的另一端连接所述侦测芯片及用于连接所述接口。优选地，所述侦测芯片为一PCH芯片。优选地，所述侦测芯片包括一输入输出引脚，所述接口包括一侦测端及一电源端，所述侦测芯片的输入输出引脚用于连接所述接口的侦测端，所述第二控制电路用于连接所述接口的电源端。优选地，所述第一晶体管为P沟道场效应管，所述第一晶体管的控制端对应所述P沟道场效应管的栅极，所述第一晶体管的第一连接端对应所述P沟道场效应管的源极，所述第一晶体管的第二连接端D对应所述P沟道场效应管的漏极。与现有技术相比，上述接口供电电路中，当所述接口插接所述设备后，所述第一控制电路截止，所述第二控制电路导通，所述供电单元供电给所述接口；当所述接口没有插接所述设备后，所述第一控制电路导通，所述第二控制电路断开所述供电单元与所述接口的连接，从而避免漏电。附图说明图1是本发明接口供电电路的一较佳实施方式的一功能模块图。图2是本发明接口供电电路的一较佳实施方式的一电路连接图。主要元件符号说明供电单元10第一电源11第二电源13控制单元20第一控制电路21第二控制电路23侦测单元30侦测芯片31第三控制电路33第三电源35节点37接口40电源端41侦测端42如下具体实施方式将结合上述附图进一步说明本发明。具体实施方式请参阅图1，本发明的一较佳实施方式，一接口供电电路，包括一供电单元10、一控制单元20及一侦测单元30。所述控制单元20及所述侦测单元30用于连接一接口40。所述接口40用于插接一相应的设备。所述供电单元10用于在所述接口40插接所述相应的设备后通过所述控制单元20给所述接口40供电。所述供电单元10包括一第一电源11及一第二电源13。所述控制单元20包括一连接所述侦测单元30的第一控制电路21及一连接所述第一控制电路的第二控制电路23。所述第一电源11连接所述第一控制电路21。所述第二电源13连接所述第二控制电路23。在一实施例中，所述第一电源11用于提供一5V的电压，所述第二电源13用于提供一3V的电压。所述侦测单元30包括一侦测芯片31及一第三控制电路33。在一实施例中，所述侦测芯片31为一PCH芯片，并用于侦测所述接口40是否插接一相应的设备。所述侦测单元30用于在侦测到所述接口40插接一相应的设备时输出一低电平的第一控制信号。所述控制单元20用于接收到所述低电平的第一控制信号将所述第二电源13连接至所述接口40，从而所述第二电源13供电给所述接口40。所述侦测单元30还用于在侦测到所述接口40没有插接所述相应的设备时输出一高电平的第二控制信号。所述控制单元20用于接收到所述一高电平的第二控制信号后断开所述第二电源13与所述接口40的连接，从而所述第二电源13不供电给所述接口40。请参阅图2，所述第一控制电路21包括一第一晶体管Q1及一第一电阻R1。所述第二控制电路23包括一第二晶体管Q2及一第二电阻R2。所述第一晶体管Q1及所述第二晶体管Q2均包括一控制端G、一第一连接端S及一第二连接端D。所述第三控制电路33包括一第三电阻R3及一第三电源35。所述侦测芯片31包括一输入输出引脚GPIO。所述接口40包括一电源端41及一侦测端42。所述侦测芯片31的输入输出引脚GPIO连接一节点37。所述节点37连接所述第三电阻R3的一端。所述第三电阻R3的另一端连接所述第三电源35。所述节点37连接所述接口40的侦测端42。所述节点37连接所述第一晶体管Q1的控制端G。所述第一晶体管Q1的第一连接端S接地。所述第一晶体管Q1的第二连接端D连接所述第一电阻R1的一端。所述第一电阻R1的另一端连接所述第一电源11。所述第一晶体管Q1的第二连接端D连接所述第二晶体管Q2的控制端G。所述第二晶体管Q2的第二连接端D连接所述第二电源13。所述第二晶体管Q2的第一连接端S连接所述接口40的电源端41。所述第二晶体管Q2的第一连接端S连接所述第二电阻R2的一端。所述第二电阻R2的另一端接地。在一实施例中，所述第一晶体管Q1及所述第二晶体管Q2均为P沟道场效应管，每一控制端G对应所述P沟道场效应管的栅极，每一第一连接端S对应所述P沟道场效应管的源极，每一第二连接端D对应所述P沟道场效应管的漏极。所述接口供电电路的工作原理为：当所述侦测芯片31侦测到所述接口40插接一相应的设备时，所述侦测单元30输出所述低电平的第一控制信号，所述第一晶体管Q1截止，所述第二晶体管Q2导通，所述第二电源13供电给所述接口40。当所述侦测芯片31侦测到所述接口40没有插接所述相应的设备时，所述侦测单元30输出所述高电平的第二控制信号，所述第一晶体管Q1截止，所述第二晶体管Q2导通，所述第二电源13不供电给所述接口40，从而减少耗电，并防止导电物质掉入所述接口40产生的短路现象发生。对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。