多个处理器间CAN口互连的驱动电路的制作方法

本发明涉及通信技术领域，特别涉及一种多个处理器间CAN口互连的驱动电路。

背景技术：

在控制器的电路设计时，有多个处理器需要协同工作，它们之间交换数据可以通过SPI、串口或I2C或其它通讯口完成工作，随着科技的发展，多数处理器开始提供CAN或其它通讯接口的支持，CAN是现场总线的一种，支持分布式控制和实时控制，具有传输字节短、速度快、容错性好、数据传输可靠等优点。为了多个处理器能方便、准确的完成数据交换，由CAN-BUS链路层协议有着严格的数据错误机制以及多主的工作模式，可使多个处理器方便的完成数据交换，为用户省去了繁杂的校验工作。

目前传统的多个处理器在电路设计连接时，需要每个处理器的CAN口上都要加一个CAN驱动芯片，在进行连接，由于多个驱动芯片都是在电平转换工作，不但使的电路板功耗加大、EMC增加，同时也存在着阻抗匹配等问题。

技术实现要素：

针对以上问题，本发明专利目的在于设计了一种多个处理器间 CAN口互连的驱动电路，以CPLD为载体的驱动电路，实现多个处理器的CAN口互连，不存在信号及电平的转换，有着很好的兼容性、稳定性和可靠性。本发明技术方案如下：

一种多个处理器间CAN口互连的驱动电路，包括：

多个处理器模块，每个处理器模块都带有CAN通讯口；

CPLD驱动模块，分别与所述多个处理器模块的CAN通讯口连接，用于驱动所述CAN通讯口，所述CPLD驱动模块检测CAN通讯口输入端TXD的显性状态，如果TXD输入端持续为显性状态，则禁止本CAN通讯口的数据发送，否则允许数据发送；

振荡电路，连接所述CPLD驱动模块，用于产生固定频率的高频信号；

拨码开关，与所述CPLD驱动模块的I/O口连接，用于对所述CPLD驱动模块进行控制。

进一步，本发明所述振荡电路采用晶体震荡器。

进一步，本发明所述处理器模块为ARM处理器、DSP处理器或者MCU处理器。

附图说明

以下参照附图对本发明实施例作进一步说明，其中：

图1是本发明多个处理器间CAN口互连的驱动电路的系统构成图；

图2是本发明多个处理器间CAN口互连的驱动电路的部分电 路图。

具体实施例

下面结合附图和具体实施例对本发明作进一步的详细说明。

本发明提出了一种多个处理器间CAN口互连的驱动电路，以CPLD驱动模块为载体的驱动电路，编程采用Verilog语言对CPLD驱动模块编程，实现多个处理器的CAN口互连，硬件编程实现了CAN驱动芯片功能，不存在信号及电平的转换，因此本发明有着很好的兼容性、稳定性和可靠性。

请参阅图1是本发明多个处理器间CAN口互连的驱动电路的系统构成图，包括：

多个处理器模块，每个处理器模块都带有CAN通讯口；

CPLD驱动模块，分别与所述多个处理器模块的CAN通讯口连接，用于驱动所述CAN通讯口，所述CPLD驱动模块检测CAN通讯口输入端TXD的显性状态，如果TXD输入端持续为显性状态，则禁止本CAN通讯口的数据发送，否则允许数据发送；

振荡电路，连接所述CPLD驱动模块，用于产生固定频率的高频信号，振荡电路采用晶体震荡器；

拨码开关，与所述CPLD驱动模块的I/O口连接，用于对所述CPLD驱动模块进行控制。

请参阅图2是本发明多个处理器间CAN口互连的驱动电路的部分电路图，处理器为ARM、DSP、MCU等处理器，主处理器的I/O 使能、复位引脚与CPLD驱动模块的使能、复位引脚连接，各个处理器的CAN通讯口分别与CPLD驱动模块CAN1、CAN2、CAN3口相连，DIP8拨码开关与CPLD驱动模块的I/O口连接。

使用XILINX的开发工具Xilinx ISE Design Suite 12.4对CPLD驱动模块编程，参照ISO-11898标准定义的CAN驱动芯片原理，根据规约CAN总线有两个状态：显性状态和隐性状态，显性状态和隐性状态在这里对应于处理器CAN通讯口的RXD、TXD引脚的低电平和高电平，但是，一个由其它的处理器的CAN通讯口触发的显性状态将会改写CAN通讯口上的隐性状态。

CPLD驱动模块内模拟了多个CAN-bus驱动芯片功能，即始终保持数据正常的接收，检测每一个输入端TXD的稳定显性，如果TXD输入端持续低电平，那么则禁止本端口的数据发送，否则可进行数据发送。CPLD驱动模块的RXD与TXD的逻辑桥接，在CPLD驱动模块内部完成多个模拟的驱动芯片数据的交换，从而实现与多个处理器之间的通讯，完成数据交换工作。

以上所述本发明的具体实施方式，并不构成对本发明保护范围的限定。任何根据本发明的技术构思所做出的各种其他相应的改变与变形，均应包含在本发明权利要求的保护范围内。