技术特征：
1.一种阵列基板，其特征在于，包括：多个第一驱动电极，所述第一驱动电极呈条状，所述多个第一驱动电极沿第一方向延伸、第二方向排布，所述第一驱动电极包括至少一个连接点；多条驱动走线，所述第一驱动电极的一个连接点与至少一条驱动走线对应设置并电连接，至少两条驱动走线对应一个所述第一驱动电极；驱动芯片，所述驱动芯片通过所述驱动走线向所述第一驱动电极传输驱动信号。2.根据权利要求1所述的阵列基板，其特征在于，所述第一驱动电极包括多个连接点，所述第一驱动电极的连接点与所述驱动走线一一对应设置并电连接。3.根据权利要求1所述的阵列基板，其特征在于，在显示阶段，所述驱动芯片通过所述多条驱动走线同时向所述多个第一驱动电极传输显示驱动信号；和/或，在触控检测阶段，所述驱动芯片依次向所述多个第一驱动电极传输触控驱动信号。4.根据权利要求3所述的阵列基板，其特征在于，所述多条驱动走线包括：一第一驱动走线，所述第一驱动走线的第一端与所述驱动芯片的第一信号输出端电连接，所述第一驱动走线的第二端分别与所述多个第一驱动电极的第一连接点电连接；多条第二驱动走线，分别与所述多个第一驱动电极一一对应设置，所述第二驱动走线的第一端与所述驱动芯片的第二信号输出端一一对应设置并电连\t接，所述第二驱动走线的第二端与对应的第一驱动电极的第二连接点电连接。5.根据权利要求4所述的阵列基板，其特征在于，还包括：多个第一开关，所述多个第一开关与所述多个第一驱动电极一一对应设置，所述多个第一开关的控制端与所述驱动芯片的时序控制端电连接，所述多个第一开关的输入端与所述第一驱动走线的第二端电连接，所述第一开关的输出端与对应的第一驱动电极的第一连接点电连接。6.根据权利要求5所述的阵列基板，其特征在于，所述多个第一开关的控制端与所述驱动芯片的多个时序控制端一一对应设置并电连接，所述驱动芯片在显示阶段控制所述多个第一开关同时导通，所述驱动芯片在触控检测阶段控制所述多个第一开关依次导通。7.根据权利要求6所述的阵列基板，其特征在于，所述第一驱动电极的第一连接点和第二连接点位于所述第一驱动电极延伸方向上的两端。8.根据权利要求3所述的阵列基板，其特征在于，所述多条驱动走线包括：一第三驱动走线，所述第三驱动走线的第一端与所述驱动芯片的第三信号输出端电连接，所述第三驱动走线的第二端分别与所述多个第一驱动电极的第三连接点电连接；一第四驱动走线，所述第四驱动走线的第一端与所述驱动芯片的第四信号输出端电连接，所述第四驱动走线的第二端分别与所述多个第一驱动电极的第四连接点电连接；多条第五驱动走线，分别与所述多个第一驱动电极一一对应设置，所述第五驱动走线的第一端与所述驱动芯片的第五信号输出端一一对应设置并电连\t接，所述第五驱动走线的第二端与对应的第一驱动电极的第五连接点电连接。9.根据权利要求8所述的阵列基板，其特征在于，还包括：多个第二开关，所述多个第二开关与所述多个第一驱动电极一一对应设置，所述多个第二开关的控制端与所述驱动芯片的时序控制端电连接，所述多个第二开关的输入端与所述第三驱动走线的第二端电连接，所述第二开关的输出端与对应的第一驱动电极的第三连接点电连接；多个第三开关，所述多个第三开关与所述多个第一驱动电极一一对应设置，所述多个第三开关的控制端与所述驱动芯片的时序控制端电连接，所述多个第三开关的输入端与所述第四驱动走线的第二端电连接，所述第三开关的输出端与对应的第一驱动电极的第四连接点电连接。10.根据权利要求9所述的阵列基板，其特征在于，所述多个第二开关的控制端与所述驱动芯片的多个时序控制端一一对应设置并电连接，所述多个第三开关的控制端与所述驱动芯片的多个时序控制端一一对应设置并电连接；相应的，在显示阶段，所述驱动芯片控制所述多个第二开关和所述多个第三开关同时导通，在触控检测阶段，所述驱动芯片控制所述多个第二开关依次导通以及同时控制所述多个第三开关依次导通。11.根据权利要求10所述的阵列基板，其特征在于，所述第二开关的输出端通过过孔与对应的所述第一驱动电极的第三连接点电连接，所述第三开关的输出端通过过孔与对应的所述第一驱动电极的第四连接点电连接，所述第一驱动电极的第五连接点为所述第一驱动电极延伸方向上的一端。12.根据权利要求11所述的阵列基板，其特征在于，所述第三连接点和所述第四连接点在垂直于基板的方向上重叠。13.根据权利要求8所述的阵列基板，其特征在于，所述第三驱动走线和所述第四驱动走线分别位于所述多个第一驱动电极的排布方向的两侧。14.根据权利要求3所述的阵列基板，其特征在于，所述多条驱动走线包括：多条第六驱动走线，所述多条第六驱动走线与所述多个第一驱动电极一一对应设置，所述第六驱动走线包括一个第一端和至少一个第二端，所述第六驱动走线的第一端与所述驱动芯片的第六信号输出端一一对应设置并电连接，所述第六驱动走线的至少一个第二端分别通过过孔与对应的所述第一驱动电极的至少一个第六连接点一一对应设置并电连接；多条第七驱动走线，所述多条第七驱动走线与所述多个第一驱动电极一一对应设置，所述第七驱动走线包括一个第一端和至少一个第二端，所述第七驱动走线的第一端与所述驱动芯片的第七信号输出端一一对应设置并电连接，所述第七驱动走线的至少一个第二端分别通过过孔与对应的所述第一驱动电极的至少一个第七连接点一一对应设置并电连接。15.根据权利要求14所述的阵列基板，其特征在于，所述第一驱动电极的至少一个第六连接点在所述第一驱动电极的延伸方向上排布，所述第一驱动电极的至少一个第七连接点在所述第一驱动电极的延伸方向上排布；所述第一驱动电极的第六连接点和第七连接点对应重叠，或者，所述第一驱动电极的第六连接点和第七连接点对应但不叠置，且在所述第一驱动电极的排布方向上排布。16.根据权利要求15所述的阵列基板，其特征在于，所述多条第六驱动走线和所述多条第七驱动走线分别位于所述多个第一驱动电极的排布方向的两\t侧。17.根据权利要求3所述的阵列基板，其特征在于，还包括：至少一个位于所述阵列基板一侧的第一移位单元，所述第一移位单元的移位输入端与所述驱动芯片的移位控制端电连接、第一时钟输入端与所述驱动芯片的第一时钟信号输出端电连接、第二时钟输入端与所述驱动芯片的第二时钟信号输出端电连接、输出端通过过孔与每条所述第一驱动电极的一个第八连接点一一对应设置并电连接；至少一个位于所述阵列基板另一侧的第二移位单元，所述第二移位单元的移位输入端与所述驱动芯片的移位控制端电连接、第一时钟输入端与所述驱动芯片的第一时钟信号输出端电连接、第二时钟输入端与所述驱动芯片的第二时钟信号输出端电连接、输出端通过过孔与每条所述第一驱动电极的一个第九连接点一一对应设置并电连接。多条第八驱动走线，所述多条第八驱动走线与所述多个第一驱动电极一一对应设置，所述第八驱动走线的第一端与所述驱动芯片的第八信号输出端一一对应设置并电连接，所述第八驱动走线的第二端与对应的第一驱动电极电连接。18.根据权利要求17所述的阵列基板，其特征在于，所述第一移位单元包括：级联的至少一个第一移位寄存器，所述第一移位寄存器与所述第一驱动电极一一对应设置，所述第一移位寄存器的第一时钟输入端与所述驱动芯片的第一时钟信号输出端电连接、第二时钟输入端与所述驱动芯片的第二时钟信号输出端电连接，初级第一移位寄存器的移位输入端与所述驱动芯片的移位控制端电连接、信号输出端通过过孔与对应所述第一驱动电极的一个第八连接点电\t连接、移位输出端与次级第一移位寄存器的移位输入端电连接，次级第一移位寄存器的信号输出端通过过孔与对应所述第一驱动电极的一个第八连接点电连接、移位输出端与下一级第一移位寄存器的移位输入端电连接，末级第一移位寄存器的信号输出端通过过孔与对应所述第一驱动电极的一个第八连接点电连接；所述第二移位单元包括：级联的至少一个第二移位寄存器，所述第二移位寄存器与所述第一驱动电极一一对应设置，所述第二移位寄存器的第一时钟输入端与所述驱动芯片的第一时钟信号输出端电连接、第二时钟输入端与所述驱动芯片的第二时钟信号输出端电连接，初级第二移位寄存器的移位输入端与所述驱动芯片的移位控制端电连接、信号输出端通过过孔与对应所述第一驱动电极的一个第九连接点电连接、移位输出端与次级第二移位寄存器的移位输入端电连接，次级第二移位寄存器的信号输出端通过过孔与对应所述第一驱动电极的一个第九连接点电连接、移位输出端与下一级第二移位寄存器的移位输入端电连接，末级第二移位寄存器的信号输出端通过过孔与对应所述第一驱动电极的一个第九连接点电连接。19.根据权利要求17所述的阵列基板，其特征在于，所述第一移位单元与所述第二移位单元分别位于所述阵列基板相对的两侧。20.根据权利要求1-19任一项所述的阵列基板，其特征在于，所述第一驱动电极复用为公共电极。21.根据权利要求20所述的阵列基板，其特征在于，所述阵列基板还包括多条数据线，所述第一驱动电极的延伸方向与所述数据线延伸方向平行。22.一种显示面板，其特征在于，包括如权利要求1-21任一项所述的阵列基板，还包括：多个条状的第二驱动电极，所述第二驱动电极的延伸方向与所述阵列基板上的第一驱动电极的延伸方向垂直。23.根据权利要求22所述的显示面板，其特征在于，还包括：与所述阵列基板相对设置的彩膜基板，所述多个第二驱动电极设置在所述彩膜基板面对所述阵列基板的一侧，或者，所述多个第二驱动电极设置在所述彩膜基板背离所述阵列基板的一侧。