1.一种处理器，包括：
至少一个存储器控制器；
用于解码持久性提交划界指令的解码单元，所述持久性提交划界指令指示目的地存储位置；以及
与解码单元和至少一个存储器控制器耦合的执行单元，所述执行单元响应于持久性提交划界指令来将划界值存储在目的地存储位置中，其中，划界值将在持久性提交划界指令被实行时已经被接受到存储器但不一定已经被持久存储的至少所有第一存储到持久性存储器操作，与在持久性提交划界指令被实行时还没有已经被接受到存储器的至少所有第二存储到持久性存储器操作相划界。
2.根据权利要求1所述的处理器，其中，所述至少所有第一存储到持久性存储器操作中的至少一个以字节粒度和对应于处理器的高速缓存行的高速缓存行粒度中的一个寻址到持久性存储器。
3.根据权利要求1所述的处理器，进一步包括多个通用寄存器，并且其中，持久性提交划界指令指示在通用寄存器之一中的目的地存储位置。
4.根据权利要求1所述的处理器，其中，所述处理器响应于持久性提交划界指令而不防止所述至少所有第二存储到持久性存储器操作在所述至少所有第一存储到持久性存储器操作被持久存储之前被持久存储。
5.根据权利要求1所述的处理器，其中，所述执行单元响应于持久性提交划界指令来存储划界值，所述划界值将在持久性提交划界指令被实行之前的时间已经在至少一个存储器控制器处被接收的所述至少所有第一存储到持久性存储器操作与在持久性提交划界指令被实行之后的时间在至少一个存储器控制器处被接收的所述至少所有第二存储到持久性存储器操作相划界。
6.根据权利要求1所述的处理器，进一步包括单调增加值生成器，用于在存储到存储器操作到达至少一个存储器控制器的第一存储器控制器处时生成用于存储到存储器操作的单调增加的值，并且其中所述执行单元响应于持久性提交划界指令来存储单调增加的值，其已经被生成用于在持久性提交划界被实行之前最近已经到达第一存储器控制器的存储到存储器操作。
7.根据权利要求6所述的处理器，其中，所述单调增加值生成器包括到达计数器。
8.根据权利要求6所述的处理器，其中，所述单调增加值生成器包括计时器和时钟中的一个。
9.根据权利要求1所述的处理器，其中，至少一个存储器控制器包括多个存储器控制器，并且所述处理器进一步包括至少一个单调增加值生成器，其用于生成在存储到存储器操作到达多个存储器控制器中的每一个时用于存储到存储器操作的单调增加并且相互一致的值。
10.根据权利要求1所述的处理器，其中，至少一个存储器控制器包括多个存储器控制器，并且其中执行单元响应于持久性提交划界指令来存储划界值，所述划界值将要在多个存储器控制器的域内的所述至少所有第一存储到持久性存储器操作与也要在多个存储器控制器的域内的所述至少所有第二存储到持久性存储器操作相划界。
11.根据权利要求1所述的处理器，其中，所述执行单元响应于持久性提交划界指令来存储划界值，所述划界值将要仅在单个存储器控制器的域内的所述至少所有第一存储到持久性存储器操作与也要仅在单个存储器控制器的域内的所述至少所有第二存储到持久性存储器操作相划界。
12.根据权利要求1至11中的任何一项所述的处理器，其中，所述解码单元解码持久性提交阻止指令，所述持久性提交阻止指令指示存储划界值的源存储位置，并且其中所述处理器响应于持久性提交阻止指令来确保在执行持久性提交阻止指令之后在至少任何存储到持久性存储器指令被执行之前，所述至少所有第一存储到持久性存储器操作已经被持久存储。
13.根据权利要求12所述的处理器，进一步包括多个寄存器，其中所述持久性提交划界指令隐含地指示多个寄存器中的给定寄存器作为目的地存储位置，并且其中所述持久性提交阻止指令隐含地指示给定寄存器作为源存储位置。
14.根据权利要求12所述的处理器，其中，所述处理器响应于持久性提交阻止指令来暂停对要在执行持久性提交阻止指令之后执行的所述至少任何存储到持久性存储器指令的执行，直至所述至少所有第一存储到持久性存储器操作已经被持久存储为止。
15.根据权利要求12所述的处理器，其中，所述处理器响应于持久性提交阻止指令来确保，在执行持久性提交阻止指令之后在所述任何存储到持久性存储器指令被执行之前，但是不一定在执行持久性提交阻止指令之后在任何存储到非持久性存储器指令被执行之前，所述至少所有第一存储到持久性存储器操作已经被持久存储。
16.根据权利要求12所述的处理器，其中，所述处理器响应于持久性提交阻止指令来确保，在执行持久性提交阻止指令之后在所述任何存储到持久性存储器指令被执行之前，并且在执行持久性提交阻止指令之后在任何存储到非持久性存储器指令被执行之前，所述至少所有第一存储到持久性存储器操作已经被持久存储。
17.根据权利要求12所述的处理器，其中，所述处理器响应于持久性提交阻止指令来将划界值与在其从至少一个存储器控制器离开时从离开的存储到存储器操作获得的值相比较。
18.根据权利要求1至11中的任何一项所述的处理器，其中，所述解码单元解码持久性提交检查指令，所述持久性提交检查指令指示目的地存储位置，并且其中所述处理器响应于持久性提交检查指令来将值存储在由持久性提交检查指令所指示的目的地存储位置中，其用于指示所述至少所有第一存储到持久性存储器操作是否已经被持久存储。
19.根据权利要求18所述的处理器，其中，所述持久性提交检查指令指示具有划界值的源存储位置，并且其中，所述处理器响应于持久性提交检查指令来将值存储在由持久性提交检查指令所指示的目的地存储位置中，其用于指示持久存储所述至少所有第一存储到持久性存储器操作的进展水平。
20. 一种处理器中的方法，包括：
接收持久性提交划界指令，所述持久性提交划界指令指示目的地存储位置；以及
响应于持久性提交划界指令来将划界值存储在目的地存储位置中，其中所述划界值将在持久性提交划界指令被实行时已经被接受到存储器但不一定已经被持久存储的至少所有第一存储到持久性存储器操作，与在持久性提交划界指令被实行时还没有已经被接受到存储器的至少所有第二存储到持久性存储器操作相划界。
21. 根据权利要求20所述的方法，进一步包括：
接收持久性提交阻止指令，所述持久性提交阻止指令指示存储划界值的源存储位置；以及
响应于持久性提交阻止指令来确保在执行持久性提交阻止指令之后在至少任何存储到持久性存储器指令被执行之前，所述至少所有第一存储到持久性存储器操作已经被持久存储。
22. 根据权利要求20所述的方法，进一步包括：
接收持久性提交检查指令，所述持久性提交检查指令指示目的地存储位置；以及
响应于持久性提交检查指令来将值存储在由持久性提交检查指令所指示的目的地存储位置中，其中要响应于持久性提交检查指令而被存储的值指示所述至少所有第一存储到持久性存储器操作是否已经被持久存储。
23.一种装置，包括用于实行根据权利要求20-22中的任何一项所述的方法的部件。
24.一种制品，包括非临时机器可读介质，其存储至少一个指令，所述指令如果被机器执行操作为使得机器实行权利要求20-22中的任何一项所述的方法。
25.一种电子设备，包括：
互连；
与互联耦合的根据权利要求1-11中的任何一项所述的处理器；以及
与互连耦合的动态随机存取存储器（DRAM），DRAM存储指令集，该指令集在由处理器执行时使得处理器实行操作，所述操作包括：
确定用于实行不取决于所述至少所有第一存储到持久性存储器操作的非相关工作；以及
在实行持久性提交划界指令之后实行工作。