1.一种处理数据的电路，其特征在于，所述电路包括控制单元和N个处理单元，所述控制单元和所述N个处理单元中的每个处理单元分别与数据传输单元相连，所述每个处理单元分别用于对所述数据传输单元依次输出的同一数据进行处理，所述N个处理单元中的第i个处理单元的输出端与第i+1个处理单元的输入端相连，其中，N为大于1的整数，i的取值范围为1至N-1中的整数，
所述控制单元用于：
当确定所述数据传输单元输出的待处理数据为0时，控制所述N个处理单元都处于关闭状态。
2.根据权利要求1所述的电路，其特征在于，所述电路还包括N个移位寄存器，所述N个移位寄存器中的第i个移位寄存器的输入端与所述第i个处理单元的输出端相连，所述第i个移位寄存器的输出端与所述第i+1个处理单元的输入端相连，
所述控制单元还用于：
当确定所述待处理数据为0时，控制所述第i个移位寄存器的值输出到所述第i+1个处理单元；
当确定所述待处理数据不为0时，控制所述N个处理单元对所述待处理数据进行处理，并控制所述第i个处理单元的值输出到所述第i个移位寄存器。
3.根据权利要求2所述的电路，其特征在于，所述电路还包括存储单元，所述存储单元用于存储权值，所述第i+1个处理单元具体用于：
对所述存储单元输出的与所述第i+1个处理单元对应的权值和所述待处理数据进行乘法运算，以及对由所述乘法运算获得的值和所述第i个处理单元输出的值进行加法运算。
4.根据权利要求3所述的电路，其特征在于，所述N个处理单元包括N个乘法器和N个累加器，其中，所述N个乘法器中的第i个乘法器的输出端和所述N个累加器中的第i个累加器的输入端相连，所述第i个累加器的输出端与所述第i个移位寄存器的输入端相连，
所述第i个乘法器用于对所述存储单元输出的与所述第i个乘法器对应的权值和所述待处理数据进行乘法运算；
i+1个累加器用于对第i+1个乘法器输出的值和所述第i个移位寄存器输出的值进行加法运算。
5.根据权利要求3所述的电路，其特征在于，所述待处理数据和/或所述存储单元存储的权值为2的幂次方，所述N个处理单元包括N个移位处理单元和N个累加器，其中，所述N个移位处理单元中的第i个移位处理单元的输出端和所述N个累加器中的第i个累加器的输入端相连，所述第i个累加器的输出端与所述第i个移位寄存器的输入端相连，
所述第i个移位处理单元用于根据所述待处理数据，对与所述第i个移位处理单元对应的权值进行移位操作，以完成乘法运算，或
所述第i个移位处理单元用于根据与所述第i个移位处理单元对应的权值，对所述待处理数据进行移位操作，以完成乘法运算；
i+1个累加器用于对第i+1个移位处理单元输出的值和所述第i个移位寄存器输出的值进行加法运算。
6.根据权利要求3至5中任一项所述的电路，其特征在于，所述控制单元还用于：
当确定所述待处理数据为0时，控制所述存储单元处于关闭状态。
7.根据权利要求2至6中任一项所述的电路，其特征在于，所述控制单元包括开关单元和选路单元，所述开关单元用于控制所述N个处理单元的开启和关闭，所述选路单元用于选择所述N个移位寄存器的工作模式，所述工作模式包括移位累加模式和移位寄存模式。
8.根据权利要求3至7中任一项所述的电路，其特征在于，所述电路还包括压缩处理单元，所述压缩处理单元用于对所述存储单元存储的权值进行压缩和解压。
9.一种图像处理系统，其特征在于，包括：
M个如权利要求1至8中任一项所述的电路、图像输入单元、非线性映射单元以及输出单元，所述M个电路中的第k个电路的输出端与第k+1个电路的输入端相连，其中，M为正整数，k的取值范围为1至M-1中的整数，
所述图像输入单元用于对不同图像行的数据进行延迟处理，依次输出数据；
所述非线性映射单元用于对第M个电路中的第N个处理单元输出的结果进行非线性运算；
所述输出单元用于输出所述非线性映射单元输出的结果。
10.根据权利要求9所述的系统，其特征在于，所述系统还包括：
至少一个缓存单元，所述至少一个缓存单元中的每个缓存单元对应多个电路，所述每个缓存单元用于存储对应电路的第N个处理单元输出的值。
11.一种处理数据的方法，其特征在于，所述方法是采用权利要求1至8中任一项所述的电路对输入数据进行处理，所述方法包括：
所述控制单元判断所述数据传输单元输出的待处理数据是否为0；
在确定所述待处理数据为0时，所述控制单元控制所述N个处理单元都处于关闭状态。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
所述控制单元在确定所述待处理数据为0时，控制所述第i个移位寄存器的值输出到所述第i+1个处理单元；
所述控制单元在确定所述待处理数据不为0时，控制所述N个处理单元对所述待处理数据进行处理，并控制所述第i个处理单元的值输出到所述第i个移位寄存器。