一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法与流程

本发明涉及组合逻辑电路的软错误敏感性评估技术。

背景技术：

集成电路工艺技术的不断发展，使得单粒子事件所引起的软错误成为了集成电路可靠性工作的主要威胁。晶体管密度的增加以及关键电荷的降低使得在微米量级下并不重要的低能质子和μ子甚至也成为了纳米集成电路的潜在威胁。当具有一定能量的粒子击打到晶体管中反偏的P-N结时，在其经过的径迹上会由于直接电离或者核反应产生高密度的电子空穴对，这些电子空穴对在偏置电场的作用下会基于扩散和漂移的作用被晶体管的漏极所吸收。如果这个过程作用在SRAM或者寄存器等存储器件中时，存储器件的逻辑状态可能由于电荷的收集而改变，这种现象称为单粒子翻转；当所产生的电荷被多个存储器件的敏感节点所收集时就会引起单粒子多位翻转。如果这一过程发生在组合逻辑电路中，粒子击打所产生的电荷会作用于一个或多个逻辑门的输出端，并对输出端电容进行充电或放电，从而形成单粒子瞬态或单粒子多瞬态。在微米级工艺技术下，单粒子翻转和单粒子多位翻转是数字集成电路发生软错误的两种主要表现形式。但是，随着工艺尺寸发展到纳米级，由组合逻辑电路中的单粒子瞬态脉冲所引起的软错误所占的比例越来越大。这主要有两方面的原因，首先，在存储器件中的单粒子翻转事件的发生概率随着工艺技术的发展几乎保持不变，而工艺尺寸的减少使得单粒子瞬态和单粒子多瞬态现象显著增加。其次，针对于存储器件有两种比较成熟的加固技术来保证其可靠工作，一种是采用错误探测与纠正的编码技术，另外一种是采用基于电路级加固的锁存器、触发器或者存储器来保证其工作的可靠性。但是基于错误探测与纠正的编码加固技术无法应用于组合逻辑单元中，而在电路设计中大量使用加固单元往往又会造成较大的面积以及功耗和延迟方面的开销。因此，提高软错误评估的准确性，从而有效的针对电路的最敏感部分进行加固，能够有效的降低开销。准确的软错误评估方法是合理有效的利用加固技术的根本前提。

传统的对于组合逻辑电路的软错误敏感性分析的方法主要有两种，一种是通过人为的向待测电路中注入大量错误，然后通过逻辑级的仿真来计算其失效率。这种方法能够准确模拟瞬态脉冲在电路中的传播过程，但是脉冲注入的过程往往是通过遍历电路的各个节点来实现的，无法考虑到粒子击打器件的随机过程，同时针对单粒子多瞬态的分析也只能以网表中的逻辑相邻单元为错误注入目标，而逻辑级相邻的单元在经过布局布线后在实际的物理级可能不再相邻，因此这种评估方法也存在因为针对多位瞬态的错误注入目标的选择的不准确性而失效。另一种方法是通过分析和计算电路的屏蔽效应来评估电路的软错误敏感性。这种方法能够节约仿真时间，但是通过评估脉冲传播的屏蔽效应的解析模型往往是对逻辑级仿真或晶体管级的SPICE仿真方法的近似，从而在评估的过程中引入了一定的误差。此外基于解析模型的软错误评估方法往往只注重于脉冲的传播与锁存的过程，而忽略了脉冲产生过程的不同情况，从而也忽略了粒子击打位置的信息，无法有效的评估单粒子多瞬态的具体情况。

技术实现要素：

本发明的目的是为了解决现有组合逻辑电路软错误评估方法无法有效的评估单粒子多瞬态的软错误敏感性的问题，从而提供一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法。

本发明所述的一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法，该方法包括以步骤：

步骤一、基于版图布局信息提取有效敏感体，并进行Geant4蒙特卡洛仿真，包括以下步骤：

步骤一一、基于Verilog网表及工艺库下的标准单元库对使用硬件描述语言所编写的组合逻辑电路进行逻辑综合，得到综合网表；

步骤一二、采用布局布线工具对综合网表进行布局布线，并将结果保存为设计交互式文件；

步骤一三、分析设计交互式文件的每个逻辑单元中每个晶体管的漏极位置，产生整个版图的敏感体布局信息；

步骤一四、根据整个版图的敏感体布局信息建立Geant4蒙特卡洛仿真模型，搭建粒子轰击的仿真环境，得到整个版图中的每个敏感体的能量收集信息；

步骤一五、筛除能量收集值低于预先设计值的敏感体，得到有效敏感体的能量收集信息；

步骤一六、将有效敏感体的能量收集信息转换为电荷，形成双指数电流源；

步骤二、生成“黄金”网表文件以及调用快速SPICE仿真工具进行仿真；

步骤二一、基于Verilog网表及工艺库下的标准单元库生成组合逻辑电路的晶体管级网表文件，即“黄金”网表；

步骤二二、调用快速SPICE仿真工具对组合逻辑电路的“黄金”网表进行仿真，得到组合逻辑电路输出端的逻辑状态及每一个输入向量下的组合逻辑电路中各个节点的逻辑状态；

步骤三、生成错误注入网表，以及调用快速SPICE仿真工具进行仿真；

步骤三一、根据步骤二二得到的每一个输入向量下的组合逻辑电路中各个节点的逻辑状态，将步骤一六得到的双指数电流源注入到步骤二一得到的“黄金”网表中与所述双指数电流相应的有效敏感体所在区域，得到错误注入网表；

步骤三二、调用快速SPICE仿真工具对错误注入网表进行仿真，得到组合逻辑电路输出端的逻辑状态；

步骤四、根据步骤二二得到的组合逻辑电路输出端的逻辑状态及步骤三二得到的组合逻辑电路输出端的逻辑状态，得到组合逻辑电路的失效率，根据失效率评估组合逻辑电路的单粒子多瞬态软错误敏感性。

优选的是，步骤一四中，所述粒子为Xe离子或Bi离子。

本发明提取组合逻辑电路的版图信息，并基于模拟粒子在物质中输运过程的工具包Geant4建立了针对于组合逻辑电路的辐射仿真环境，通过Geant4蒙特卡洛仿真平台有效的评估了各个敏感体所收集的能量，再将所收集的能量转换为电荷形成双指数电流源后，注入到“黄金”网表当中，再通过调用快速SPICE仿真工具进行晶体管级的组合逻辑电路仿真，最后给出组合逻辑电路的软错误失效率。

本发明通过分析组合逻辑电路的版图信息，建立组合逻辑电路各个逻辑单元的敏感体，这种方法能够准确的定位各逻辑单元的位置关系进而能够分析在粒子击打电路时所产生的电荷被邻近单元收集的情况，从而可以处理单粒子多瞬态的问题。本发明不仅能够给出多次Geant4蒙特卡洛仿真后所统计出的错误次数还能够提供输出端脉冲宽度的分布情况。另外，本方法在进行粒子入射仿真时，还可以通过对粒子枪进行不同的设置，分析不同粒子种类、能量以及不同线性能量传输值情况下的组合逻辑电路的软错误敏感性问题。本发明在保证仿真精度的同时还采用了快速SPICE仿真工具，能够有效的缩短仿真时间。

本发明适用于评估组合逻辑电路的软错误敏感性。

附图说明

图1是具体实施方式一所述的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法的流程示意图；

图2是具体实施方式一中的敏感体分布示意图；

图3是具体实施方式一中的敏感体的剖面结构示意图；

图4是具体实施方式一中的Geant4蒙特卡洛仿真环境中的粒子击打过程的示意图；

图5是具体实施方式一中的二输入或非门的版图；

图6为具体实施方式一中的二输入或非门的版图的敏感体分布示意图；

图7为具体实施方式一中的二输入或非门的电路图；

图8为具体实施方式一中的Xe离子辐射下各benchmark电路所产生的瞬态脉冲数以及产生的软错误数；

图9为具体实施方式一中的Bi离子辐射下各benchmark电路所产生的瞬态脉冲数以及产生的软错误数；

图10为具体实施方式一中的Xe离子和Bi离子辐射下，benchmark电路c7552的瞬态脉冲脉宽分布图。

具体实施方式

具体实施方式一：结合图1至图10具体说明本实施方式，本实施方式所述的一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法，该方法包括以步骤：

步骤一、基于版图布局信息提取有效敏感体，并进行Geant4蒙特卡洛仿真，包括以下步骤：

步骤一一、基于Verilog网表及工艺库下的标准单元库对使用硬件描述语言所编写的组合逻辑电路进行逻辑综合，得到综合网表；

步骤一二、采用布局布线工具对综合网表进行布局布线，并将结果保存为设计交互式文件；

步骤一三、分析设计交互式文件的每个逻辑单元中每个晶体管的漏极位置，产生整个版图的敏感体布局信息；

步骤一四、根据整个版图的敏感体布局信息建立Geant4蒙特卡洛仿真模型，搭建粒子轰击的仿真环境，得到整个版图中的每个敏感体的能量收集信息；

步骤一五、筛除能量收集值低于预先设计值的敏感体，得到有效敏感体的能量收集信息；

步骤一六、将有效敏感体的能量收集信息转换为电荷，形成双指数电流源；

步骤二、生成“黄金”网表文件以及调用快速SPICE仿真工具进行仿真；

步骤二一、基于Verilog网表及工艺库下的标准单元库生成组合逻辑电路的晶体管级网表文件，即“黄金”网表；

步骤二二、调用快速SPICE仿真工具对组合逻辑电路的“黄金”网表进行仿真，得到组合逻辑电路输出端的逻辑状态及每一个输入向量下的组合逻辑电路中各个节点的逻辑状态；

步骤三、生成错误注入网表，以及调用快速SPICE仿真工具进行仿真；

步骤三一、根据步骤二二得到的每一个输入向量下的组合逻辑电路中各个节点的逻辑状态，将步骤一六得到的双指数电流源注入到步骤二一得到的“黄金”网表中与所述双指数电流相应的有效敏感体所在区域，得到错误注入网表；

步骤三二、调用快速SPICE仿真工具对错误注入网表进行仿真，得到组合逻辑电路输出端的逻辑状态；

步骤四、根据步骤二二得到的组合逻辑电路输出端的逻辑状态及步骤三二得到的组合逻辑电路输出端的逻辑状态，得到组合逻辑电路的失效率，根据失效率评估组合逻辑电路的单粒子多瞬态软错误敏感性。

对于特定工艺下的标准单元库中各个逻辑单元的版图信息进行分析，提取各个逻辑单元晶体管中的漏极区域，各个晶体管的漏极区域被认为是其敏感体。基于特定工艺库对使用硬件描述语言所编写的组合逻辑电路进行逻辑综合。利用布局布线工具对综合后的网表文件进行布局布线，并将结果保存为设计交互式文件，该文件中包含了各个逻辑单元的版图位置信息。采用C++所编写的程序分析设计交互文件各个逻辑单元中具体各个晶体管的漏极位置，产生整个版图的敏感体布局信息，如图2和图3所示，图2中，1为逻辑单元，2为P阱，3为N阱，4为敏感体，图3中，5为5微米的钝化层(钝化层的材料为二氧化硅)，6为3微米的绝缘层(绝缘层的材料为二氧化硅)，7为2微米的金属层(金属层的材料为铜)，8为10微米的衬底(衬底的材料为硅)。在Geant4开发工具包中，利用所产生的敏感体布局信息建立蒙特卡洛仿真模型，搭建粒子轰击的仿真环境。粒子枪发射粒子，通过模拟粒子与敏感体的相互作用，获得该次辐射事件所影响的各个敏感体单元列表以及每次辐射事件过程中各个敏感体的能量收集情况，在Geant4蒙特卡洛仿真环境中的粒子击打过程如图4所示。

基于工艺库下的以逻辑电路的硬件描述语言的Verilog网表为基础，结合标准单元库生成组合逻辑电路的晶体管级网表文件，调用快速SPICE仿真工具对组合逻辑电路的“黄金”网表进行仿真，对仿真工具所生成的输出文件进行分析，D触发器捕捉输出端的逻辑状态，提取输出端的逻辑状态以便于与错误注入网表的仿真结果进行比较，在此过程中还生成了一个组合逻辑电路中各个节点的逻辑状态的文件，该文件包含了每一个输入向量下的组合逻辑电路中各个节点的逻辑状态，利用该文件在双指数电流源的脉冲注入的过程中，可以根据各个逻辑单元的输入状态来准确定位需要脉冲注入的晶体管。

处理敏感体的能量收集信息的步骤为，滤除敏感体中能量收集较少的敏感体，它们被滤除的主要原因是其能量值过低而无法在逻辑单元中产生瞬态脉冲。将有效敏感体所的能量收集信息转换为电荷，在将所得到的电荷转换为双指数电流源，将所得到的双指数电流源注入到组合逻辑电路的“黄金”网表中的相对应的粒子击打所影响的晶体管的漏极当中。在此过程中，在“黄金”网表的仿真中所生成的包含组合逻辑电路中各个节点的逻辑状态的文件被应用。这主要是因为在敏感体能量收集信息的过程中，每个单元的漏极都作为有效的敏感体，但是实际上只有关断状态的晶体管才处于敏感状态，我们只需要对这些晶体管进行脉冲注入即可。在“黄金”网表的仿真中所生成的组合逻辑电路中各个节点的逻辑状态的文件正是用于此目的。

以二输入或非门为例对本实施方式的方法进行验证，图5所示为二输入或非门的版图信息，其中，NW为N阱，PP为P注入，NP为N注入，图6中A、B和C区域为该版图的敏感体，分别为敏感体1、敏感体2和敏感体3。但是通过分析图7中所示的二输入或非门的电路在不同输入条件下的敏感性可以看到，在某一个输入向量下，只有部分有效敏感体才是真正的有效敏感体，M1为节点1，M2为节点2，M3为节点3。具体情况如表1所示。

表1二输入或非门真正的有效敏感体

以ISCAS85标准测试电路为研究对象验证了本发明所提出的方法的有效性。在实验的过程中我们对各个测试电路都进行了敏感体的提取以及仿真模型的建立，并分别采用5000MeV的Xe离子与6370MeV的Bi离子进行辐射，通过对脉冲注入的各测试电路进行快速SPICE仿真可以证实本方法的有效性。

图8和图9所示分别为Xe离子和Bi离子所引起的各测试电路所产生的瞬态脉冲数以及产生的软错误数。图10中给出Xe离子和Bi离子辐射下，benchmark电路c7552的瞬态脉冲的脉宽分布图，脉冲宽度的单位为ps。通过对错误注入网表和“黄金”仿真网表的仿真结果的对比分析，可以得到各个测试电路的失效率，如表2所示，其中第一列为测试电路的电路名称，第二列为测试电路中所包含的逻辑门的数目，第三列为测试电路布局布线后的版图面积大小，第四列为5000MeV Xe离子辐射情况下各个测试电路的失效率，第五列为6370MeV Bi离子辐射情况下各个测试电路的失效率。

表2测试电路的失效率仿真结果

本实施方式虑版图布局信息，与直接对综合网表进行评估的方法相比，本实施方式得到的失效率的精度高。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征，结合单独实施例所描述的特征可以使用在其他所述实施例中。