一种控制I2C通信的电路及电子设备的制作方法

本实用新型涉及电路设计技术领域，更具体地，本实用新型涉及一种控制I2C通信的电路及电子设备。

背景技术：

穿戴类产品的待机时长问题一直备受用户的抱怨，在电池技术取得突破性改进之前，不断的优化电路设计方案从而达到功耗最优化，一直是工程师们不断努力的方向；但是随着穿戴类产品更新换代的速度越来越快，留给研发人员的开发周期也越来越短，硬件设计方案基本上要在小批量生产之前就要确定下来，受制于物料成本，硬件方案往往并非是功耗最优方案，特别在某些传感器工作场景极其少大多数时间都处于休眠状态时，因多数电路设计方案都没有将电源断掉，导致系统一直存在较大睡眠功耗和漏电流；另一方面，软件的开发速度往往滞后于硬件，许多产品在量产之后的很长一段时间内仍需要软件持续对功耗方面进行优化，因电路方案已确定，所以后期软件对于功耗方面的优化也只能是基于已有的电路方案，同样难以达到最优的效果。

技术实现要素：

本实用新型的一个目的是提供一种能够控制主机芯片和从机芯片之间I2C通信的新的技术方案。

根据本实用新型的一个方面，提供一种控制I2C通信的电路，包括两个上拉电阻、三个开关、及通过I2C通信的主机芯片和从机芯片，所述主机芯片的第一串行数据针脚与第一连接点连接，所述主机芯片的第一串行时钟针脚与第二连接点连接，所述从机芯片的串行数据针脚与第三连接点连接，所述从机芯片的串行时钟针脚与第四连接点连接，所述第一个开关连接在所述第一连接点和所述第三连接点之间，所述第二个开关连接在所述第二连接点和所述第四连接点之间，所述第三个开关连接在所述电路的电源端和第五连接点之间，所述从机芯片的电源针脚与所述第五连接点连接，第一个上拉电阻连接在所述第一连接点和所述第五连接点之间，第二个上拉电阻连接在所述第二连接点和所述第五连接点之间。

可选的是，每一所述开关均为MOS管，所述主机芯片被设置为控制所述开关的状态。

可选的是，每一所述开关均为0欧电阻。

可选的是，所述电路还包括另一从机芯片、第三个上拉电阻、第四个上拉电阻、第四个开关和第五个开关，所述另一从机芯片的串行数据针脚与第六连接点连接，所述另一从机芯片的串行时钟针脚与第七连接点连接；所述第三个上拉电阻连接在所述第六连接点和所述电源端之间，所述第四个上拉电阻连接在所述第七连接点和所述电源端之间；所述第四个开关连接在所述第一连接点和所述第六连接点之间，所述第五个开关连接在所述第二连接点和所述第七连接点之间。

可选的是，所述第四个开关和所述第五个开关均为0欧电阻。

可选的是，所述主机芯片的第二串行数据针脚与第六连接点连接，所述主机芯片的第二串行时钟针脚与第七连接点连接。

可选的是，所述电路还包括电源模块，所述电源模块被设置为提供供电电压至所述电源端。

可选的是，所述主机芯片为MCU芯片。

可选的是，所述从机芯片为加速度传感器芯片或者蓝牙芯片。

根据本实用新型的第二方面，提供了一种电子设备，包括根据本实用新型的第一方面所述的电路。

本实用新型的一个技术效果在于，根据主机芯片与从机芯片之间的通信状态，能够灵活对从机芯片的电源及I2C通信进行控制，进而降低电路功耗。

通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本实用新型的实施例，并且连同说明书一起用于解释本实用新型的原理。

图1为根据本实用新型一种控制I2C通信的电路的一种实施结构的方框原理图；

图2为根据本实用新型一种控制I2C通信的电路的另一种实施结构的方框原理图。

附图标记说明：

U1-主机芯片； U2、U3-从机芯片；

VCC-电源端； VCC1-从机芯片的电源针脚；

R1、R2、R3、R4-上拉电阻； S1、S2、S3-开关；

SDA1、SDA2-主机芯片的串行数据针脚；

SCL1、SCL2-主机芯片的串行时钟针脚；

SDA3、SDA4-从机芯片的串行数据针脚；

SCL3、SCL4-从机芯片的串行时钟针脚；

P1、P2、P3、P4、P5、P6、P7-连接点；

U4-电源模块。

具体实施方式

现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术和设备可能不作详细讨论，但在适当情况下，所述技术和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

I2C(Inter－Integrated Circuit)总线是两线式串行总线，用于连接微控制器及其外围设备。是微电子通信控制领域广泛采用的一种总线标准。它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。通过串行数据线(SDA)和串行时钟线(SCL)在连接到总线的器件间传递信息。其中在串行数据线和串行时钟线上通常连接上拉电阻以保证正常通信。

为了解决现有技术中存在的问题，本实用新型提供了一种控制I2C通信的电路，如图1所示，该电路包括两个上拉电阻、三个开关、及通过I2C通信的主机芯片U1和从机芯片U2，主机芯片U1的第一串行数据针脚SDA1与第一连接点P1连接，主机芯片U1的第一串行时钟针脚SCL1与第二连接点P2连接，从机芯片U2的串行数据针脚SDA3与第三连接点P3连接，从机芯片U2的串行时钟针脚SCL3与第四连接点P4连接，第一个开关S1连接在第一连接点P1和第三连接点P3之间，第二个开关S2连接在第二连接点P2和第四连接点P4之间，第三个开关S3连接在电路的电源端VCC和第五连接点P5之间，从机芯片U2的电源针脚VCC1与第五连接点P5连接，第一个上拉电阻R1连接在第一连接点P1和第五连接点P5之间，第二个上拉电阻R2连接在第二连接点P2和第五连接点P5之间。

其中，主机芯片具体为能够与一个或者多个芯片通过I2C通信的芯片，例如MCU芯片，而从机芯片为只能够与一个芯片通过I2C通信的芯片，例如可以为各种传感器芯片或者蓝牙芯片，连接主机芯片的串行数据针脚和从机芯片的串行数据针脚之间的连线为串行数据线，连接主机芯片的串行时钟针脚和从机芯片的串行时钟针脚之间的连线为串行时钟线。

在本实用新型的一个具体实施例中，该电路还包括电源模块U4，如图2所示，电源模块U4被设置为提供供电电压至电源端VCC、以向从机芯片U2供电，该电源模块U4例如可以是DCDC或者电池。

如果主机芯片U1和从机芯片U2之间通过I2C进行通信的情况下，可以使得第一个开关S1、第二个开关S2、第三个开关S3均闭合，保证从机芯片U2的正常供电，且主机芯片U1和从机芯片U2之间能够通过I2C总线进行通信。

如果主机芯片和从机芯片之间不通过I2C进行通信的情况下，为了降低功耗，从机芯片在没有通信的情境下需处于休眠状态，如果不将该从机芯片的电源断开，将导致该电路一直存在较大的睡眠功耗和漏电流；如果不将该从机芯片的I2C总线的通信断开，同样会产生较大的漏电流。因此，可以使得第一个开关S1、第二个开关S2、第三个开关S3均断开，实现从机芯片U2在休眠状态时的零功耗。

这样，根据主机芯片与从机芯片之间的通信状态，能够灵活对从机芯片的供电及I2C通信的控制，进而有效降低电路功耗。

在主机芯片U1和从机芯片U2之间只是偶尔通过I2C通信的情况下，需要通过切换上述开关的状态来切换通信状态，进一步地，上述开关S1、S2、S3可以均为例如是三极管或者MOS管等可控开关，主机芯片U1被设置为控制每一开关的状态，且每一开关的开关状态相同。由于MOS管的功耗远小于三极管的功耗，因此本实用新型的一个具体实施例中上述开关均为MOS管。又由于高电平控制N沟道MOS管导通、低电平控制P沟道MOS管导通，因此可以是主机芯片U1输出高电平控制信号至N沟道MOS管的栅极，使得N沟道MOS管导通，主机芯片U1输出低电平控制信号至P沟道MOS管的栅极，使得P沟道MOS管导通，在本实用新型的一个具体实施例中，上述开关S1、S2、S3可以均采用N沟道MOS管或者均采用P沟道MOS管，这样，能够减少占用主机芯片U1的输出针脚，同时降低功耗、且简化电路结构。

在主机芯片U1和从机芯片U2之间频繁通过I2C通信的情况下，可能需要上述开关S1、S2、S3一直保持导通状态，如果开关S1、S2、S3均为MOS管，则控制MOS管开启也会产生功耗，因此，在本实用新型的另一个具体实施例中，上述开关S1、S2、S3可以均为0欧电阻，这样，既保证了主机芯片U1和从机芯片U2之间的通信，又避免了开关产生的功耗，而且还降低了开关的成本。

为了便于在研发过程中为工程师们提供多种组合方案用于调试，可以在本实用新型电路对应的印制电路板上的开关位置处印制并联连接的可控开关和0欧电阻的焊盘，这样，后期可以根据设计需求灵活的选择贴片方案，避免了后期因方案变更而导致的物料呆滞和时间浪费，有效的降低了研发成本。

在本实用新型的一个具体实施例中，该电路可以还包括另一从机芯片U3，且主机芯片U1与从机芯片U3之间持续、频繁通过I2C通信，则可以不设置开关来控制从机芯片U3电源及I2C通信的断开，其具体电路包括第三个上拉电阻R3、第四个上拉电阻R4、第四个开关S4和第五个开关S5，从机芯片U3的串行数据针脚SDA4与第六连接点P6连接，从机芯片U3的串行时钟针脚SCL4与第七连接点P7连接；第三个上拉电阻R3连接在第六连接点P6和电源端VCC之间，第四个上拉电阻R4连接在第七连接点P7和电源端VCC之间；第四个开关S4连接在第一连接点P1和第六连接点P6之间，第五个开关S5连接在第二连接点P2和第七连接点P7之间。

具体的，在主机芯片U1通过第一串行数据针脚SDA1和第一串行时钟针脚SCL1与从机芯片U3进行通信的情况下，第四个开关S4和第五个开关S5均导通，此时，由于从机芯片U2和从机芯片U3共用串行数据线和串行时钟线，且从机芯片U2与主机芯片U1之间可能持续通信也可能偶尔通信，因此，可以去掉上述上拉电阻R1和上拉电阻R2，通过上拉电阻R3和上拉电阻R4代替上拉电阻R1和上拉电阻R2。

进一步地，为了降低第四个开关S4和第五个开关S5的功耗及成本，在本实用新型的一个具体实施例中，第四个开关S4和第五个开关S5可以均为0欧电阻。这样，通过选择是否在对应的电路印制板第四个开关和第五个开关的位置上焊接0欧电阻，来选择是否使得主机芯片U1通过第一串行数据针脚SDA1和第一串行时钟针脚SCL1与从机芯片U3进行通信。

在此基础上，由于在实际电路开发过程中，可能存在一路I2C通信无法满足后期使用场景需要的情况，还需要通过主机芯片U1的第二串行数据针脚SDA2和第二串行时钟针脚SCL2与从机芯片U3通信。如果在硬件上重新设计电路原理图和PCB布局图，不仅浪费开发时间，还会造成物料呆滞进而增加开发成本，因此，在本实用新型的一个具体实施例中，可以将主机芯片U1的第二串行数据针脚SDA2与第六连接点P6连接，主机芯片U1的第二串行时钟针脚SCL2与第七连接点P7连接，同时，需控制第四个开关S4和第五个开关S5为断开状态，在上述实施例中例如可以是不在其对应的焊接位置上焊接元件，以避免两路I2C信号之间产生干扰。

这样，本实用新型电路在物料成本和功耗优化上提供了可供选择的方案，后期可以根据设计需求灵活的选择贴片方案，避免了后期因方案变更而导致的物料呆滞和时间浪费，有效的降低了研发成本。

本实用新型还提供了一种电子设备，包括前述的控制I2C通信的电路。该电子设备例如可以是手机、虚拟现实设备等。

上述各实施例主要重点描述与其他实施例的不同之处，但本领域技术人员应当清楚的是，上述各实施例可以根据需要单独使用或者相互结合使用。

虽然已经通过示例对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。