基于微控制器的多复数乘加运算控制装置的制作方法

本实用新型属于多复数运算的设备或装置技术领域，具体涉及到基于微控制器的多复数乘加运算控制装置。

背景技术：

复数在电工学、流体力学、振动理论、机翼理论中得到广泛的实际应用。人们以复数为变数，发展了“复变函数”的理论，由此可见研究复数具有重要意义。

目前，现有的多复数乘加运算主要是由数字信号处理器来实现的，这种实现方式具有以下不足：成本较高；电路复杂；对使用者要求高，需要花费较长时间和精力才能掌握；不适用一些较小的应用场合。微控制器是我们常用的，它具有成本低，一片控制器芯片仅仅几元，不像数字信号处理器那么昂贵；使用广泛；控制简单，控制者很容易学会。

技术实现要素：

本实用新型所要解决的技术问题在于克服上述多复数乘加运算控制的不足,提供一种设计合理、电路简单、成本较低，控制方便的基于微控制器的多复数乘加运算控制装置。

解决上述技术问题采用的技术方案是：

由于本实用新型采用低成本的微控制器作为主控器电路，为CPLD电路提供多复数输入；采用CPLD电路来进行多复数的乘加运算，该电路的输入端接主控器电路的输出端,该电路的输出端接主控器电路的输入端；采用时钟电路，为CPLD电路的多复数运算提供时钟，该电路的输出端接CPLD电路的输入端；采用JTAG电路，进行在线程序的调试，及程序的下载。该装置设计合理、电路简单、成本较低，控制方便，适用于小型控制场合。

附图说明

图1是本实用新型电气原理方框图。

图2是本实用新型电子线路连接图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于微控制器的多复数乘加运算控制装置是由主控制器电路、CPLD电路、时钟电路、JTAG电路连接构成，主控器电路,对整个电路进行控制；CPLD电路，该电路的输入端接主控器电路的输出端，该电路的输出端接主控器电路的输入端；时钟电路，该电路的输出端接CPLD电路的输入端；JTAG电路，该电路的输出端接CPLD电路的输入端。

在图2中，本实施例的主控器电路由集成电路U1构成，其中，集成电路U1的型号为C8051F000。集成电路U1的引脚17,16,40,31,62接3V,集成电路U1的引脚5,15,61,41,30接地。JTAG电路是由连接器J1构成，连接器J1的引脚1接集成电路U2的引脚F3，连接器J1的引脚2接集成电路U2的引脚F8，连接器J1的引脚3接集成电路U2的引脚A10，连接器J1的引脚4接集成电路U2的引脚A1，连接器J1的引脚4接地。时钟电路是由贴片晶振Y1构成，其中，Y1型号JHY50M，Y1的引脚3接地，Y1的引脚1接3V，Y1的引脚4接集成电路U2的引脚A6。

CPLD电路由集成电路U2构成，其中，集成电路U2的型号为EPM7064BFC100-7。集成电路U2的引脚H3，F5，D4，G7，E6，C8接3V；集成电路U2的引脚H8，G4，F6，E5，C3，D7接地；集成电路U2的引脚D5，G6接2.5V。集成电路U1的引脚26接集成电路U2的引脚K8，集成电路U1的引脚25接集成电路U2的引脚K7，集成电路U1的引脚24接集成电路U2的引脚K6，集成电路U1的引脚23接集成电路U2的引脚J9，集成电路U1的引脚58接集成电路U2的引脚J8，集成电路U1的引脚57接集成电路U2的引脚J7，集成电路U1的引脚46接集成电路U2的引脚J6，集成电路U1的引脚45接集成电路U2的引脚H7，集成电路U1的引脚38接集成电路U2的引脚H6，集成电路U1的引脚37接集成电路U2的引脚G10，集成电路U1的引脚36接集成电路U2的引脚G9，集成电路U1的引脚35接集成电路U2的引脚G8，集成电路U1的引脚34接集成电路U2的引脚F10，集成电路U1的引脚32接集成电路U2的引脚F9，集成电路U1的引脚60接集成电路U2的引脚K5，集成电路U1的引脚59接集成电路U2的引脚K4，集成电路U1的引脚33接集成电路U2的引脚K3，集成电路U1的引脚27接集成电路U2的引脚K2，集成电路U1的引脚54接集成电路U2的引脚J5，集成电路U1的引脚53接集成电路U2的引脚J4，集成电路U1的引脚52接集成电路U2的引脚J3，集成电路U1的引脚51接集成电路U2的引脚H5，集成电路U1的引脚44接集成电路U2的引脚H4，集成电路U1的引脚43接集成电路U2的引脚H2。

本实用新型的工作原理如下：

系统上电，时钟电路Y1产生50MHZ的时钟信号，其中，Y1的型号为JMY50M,时钟信号从Y1的引脚4输出，输入到集成电路U2的引脚A6；集成电路U2时刻检测其引脚K3，K2，J5，J4电平的变化，当引脚J4的电平由低变为高，引脚J5的电平由高变为低后，集成电路U2检测引脚K2的信号是否发生上升沿跳变，当产生跳变后，集成电路U2读取集成电路U1发送来的第一个8位参与运算的复数数据，8位数据信号从集成电路U1的引脚26,25,24,23,58,57,46,45输出，输入到集成电路U2的引脚K8，K7，K6，J9，J8，J7，J6，H7；此后，集成电路U2继续检测引脚K2的信号第二个上升沿跳变，读取集成电路U1发送来的第二个8位数据信号；与此同理，集成电路U2共检测到引脚K2的信号，产生了16个信号上升沿跳变，故集成电路U2接收到16个8位数据信号，完成多复数运算的数据输入；此后，引脚J4的电平由高变为低，引脚J5的电平由低变为高，表示复数数据输入结束。

与此同时，集成电路U2接收到集成电路U1发送来的数据，其中，控制信号输入到集成电路U2的引脚K3，K2，J5，J4；数据信号输入到U2的引脚K8，K7，K6，J9，J8，J7，J6，H7；此后，由集成电路U2内部的并行数据宽度转换逻辑，在集成电路U2引脚K2的信号上升沿的驱动下，将接收的从集成电路U1发送来的16个8位数据信号，转变成4个32位的数据信号a32，b32，c32，d32；此后，由集成电路U2内部的复数乘法控制逻辑，在集成电路U2引脚K2的信号上升沿的驱动下，完成a32与b32相乘，c32与d32相乘；再次，由集成电路U2内部的复数加法控制逻辑，在集成电路U2引脚K2的信号上升沿的驱动下，完成上述乘法结果相加操作。

最后，集成电路U2进行复数乘加运算结果的传输，其中，控制信号从集成电路U2的引脚J3，H5输出，输入到集成电路U1的引脚52,51；集成电路U1检测到J3的电平由高变低，开始读取结果数据，此后，集成电路U1检测到H5的电平由高变低，集成电路U1就读取一次结数据；与此同理，集成电路U1共检测到H5的电平由高到低，4次跳变，共读取四次结数据，完成多复数运算结果的数据传输。