用于光学介质的低功率模式信号桥接器的制作方法
相关申请的交叉引用
本申请要求于2015年7月17日向美国专利商标局提交的非临时申请no.14/802,408的优先权和权益，其全部内容通过援引纳入于此。
背景
领域
至少一个方面一般涉及高速数据通信接口，尤其涉及扩展用于各集成电路设备之间的通信的标准定义的接口的范围。
背景技术：
移动设备(诸如蜂窝电话)的制造商可从各种来源(包括不同制造商)获得移动设备的各组件。例如，蜂窝电话中的应用处理器可从第一制造商获得，而蜂窝电话的显示器可从第二制造商获得。此外，定义了用于将移动设备的某些组件互连的多个标准。例如，存在多种类型的接口被定义为用于移动设备的应用处理器与显示器和相机组件之间的通信。一些组件采用遵循由移动行业处理器接口(mipi)联盟所规定的一种或多种标准的接口。例如，mipi联盟定义了用于相机串行接口(csi)和显示器串行接口(dsi)的协议。
mipicsi-2和mipidsi或dsi-2标准定义了相机与应用处理器之间、或者应用处理器与显示器之间的有线接口。这些应用中的每一个应用中的低等级物理层(phy)接口可以是mipic-phy或mipid-phy。光学介质可被用来扩展mipic-phy或d-phy物理层的范围。然而，一些接口要求实现双向和/或低功率操作模式，这些要求都不能被常规光学接口满足，常规光学接口本质上是单向的。
相应地，需要改进的范围扩展接口。
概述
本文所公开的各实施例提供了使得应用处理器能够使用多个接口标准中的任何接口标准双向地并且以低功率模式与显示器通信的系统、方法和装置。根据本文所描述的某些方面，两个或更多个集成电路(ic)设备可共处于电子装置中并且通过一条或多条数据链路通信地耦合，该一条或多条数据链路可使用多个接口标准中的一个来配置。
在本公开的一方面，一种在装置中的两个设备之一上操作的数据传输方法包括从第一接口接收第一数据，第一数据在由第一设备根据第一协议传送的信令中被接收；针对将被用于将所述第一数据传送到第二设备的通信链路确定操作模式，其中该通信链路包括光路径和电路径；在第一操作模式中在光路径上将第一数据传送到第二设备；在第二操作模式中根据第一协议在电路径上将第一数据传送到第二设备；以及在第三操作模式中，转变第一数据以获得第二数据，以及根据第二协议在电路径上将第二数据传送到第二设备。
在本公开的一方面，一种装置具有用于传达光学信号中携带的信息的光学介质；第一集成电路(ic)设备，其耦合至光学介质并且被适配成传送光学信号；第二ic设备，其耦合至光学介质并且被适配成接收光学信号；以及电路径，其包括耦合第一ic设备和第二ic设备的多个电连接器。第一ic设备和第二ic设备包括桥接器电路，其被配置成：从第一接口接收第一数据，第一数据在由第一ic设备根据第一协议传送的信令中被接收；确定用于第一ic设备与第二ic设备之间的通信的操作模式；在第一操作模式中在光学介质上将第一数据传送到第二ic设备；在第二操作模式中根据第一协议使用多个电连接器中的两个或更多个电连接器将第一数据传送到第二ic设备；以及在第三操作模式中，转变第一数据以获得第二数据，以及根据第二协议使用该多个电连接器将第二数据传送到第二ic设备。
在本公开的一方面，一种桥接器电路包括用于通过光学介质在光学信号中传达第一信息的装置，其包括耦合至光学介质的第一接口电路；用于通过多个电连接器在电信号中传达第二信息的装置，其包括耦合至该多个电连接器的第二接口电路；用于将一个或多个输入数据源选择性地与第一接口电路和第二接口电路耦合的装置，其包括处理电路。该处理电路可被配置成接收根据第一协议编码的第一数据；确定用于传达第一数据的操作模式；在第一操作模式中在光学介质上传送第一数据；在第二操作模式中根据第一协议使用该多个电连接器中的两个或更多个电连接器传送第一数据；以及在第三操作模式中，转变所述第一数据以获得第二数据，以及根据第二协议使用该多个电连接器传送第二数据。
在本公开的一方面，一种处理器可读存储介质可具有存储于其上的代码。该代码可包括用于以下操作的指令：从第一接口接收第一数据，第一数据在由第一设备根据第一协议传送的信令中被接收；针对将被用于将第一数据传送到第二设备的通信链路确定操作模式，其中该通信链路包括光路径和电路径；在第一操作模式中在光路径上将第一数据传送到第二设备；在第二操作模式中根据第一协议在电路径上将第一数据传送到第二设备；以及在第三操作模式中：转变第一数据以获得第二数据，以及根据第二协议在电路径上将第二数据传送到第二设备。
附图简述
图1描绘了在各集成电路(ic)设备之间采用数据链路的装置，该数据链路选择性地根据多个可用标准之一来操作。
图2解说了采用ic设备之间的数据链路的装置的系统架构。
图3解说了3相极性数据编码器的示例。
图4解说了3相极性编码接口的示例中的信令。
图5解说了三线、三相接口(c-phy)中的接收机的示例。
图6解说了可在d-phy接口以高速模式操作时采用的示例差分信令通道。
图7解说了d-phy配置的一般化示例。
图8解说了d-phy接口的示例中的波形。
图9解说了可根据本文所公开的某些方面适配的与相机子系统和显示器子系统相关联的某些接口配置。
图10解说了其中光学介质可被用来扩展mipidsi连接的第一示例。
图11解说了被用来将图像传感器耦合至应用处理器的双向、多链路接口的示例。
图12解说了根据本文所公开的某些方面的灵活光学接口。
图13解说了根据本文所公开的某些方面的传送方桥接器电路的示例。
图14解说了根据本文所公开的某些方面的接收方桥接器电路的示例。
图15是解说根据本文所公开的某些方面的用于配置灵活光学接口的方法的示图。
图16是解说根据本文所公开的某些方面提供的桥接器配置的第一示例的示意框图。
图17是解说根据本文所公开的某些方面提供的桥接器配置的第二示例的示意框图。
图18是解说根据本文所公开的某些方面提供的桥接器配置的第三示例的示意框图。
图19是解说根据本文所公开的某些方面提供的桥接器配置的第四示例的示意框图。
图20是解说根据本文所公开的某些方面提供的桥接器配置的第五示例的示意框图。
图21是解说根据本文所公开的某些方面提供的桥接器配置的第六示例的示意框图。
图22是解说采用可根据本文所公开的某些方面来适配的处理电路的装置的示例的框图。
图23是在装置中的两个设备之一上操作的数据传输方法的流程图。
图24是解说采用根据本文所公开的某些方面适配的处理电路的装置的硬件实现的示例的示图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。
现在将参照各种装置和方法给出数据通信系统的若干方面。这些装置和方法将在以下详细描述中进行描述并在附图中由各种框、模块、组件、电路、步骤、过程、算法等(统称为“元素”)来解说。这些元素可使用电子硬件、计算机软件、或其任何组合来实现。此类元素是实现成硬件还是软件取决于具体应用和加诸于整体系统上的设计约束。
作为示例，元素、或元素的任何部分、或者元素的任何组合可以用包括一个或多个处理器的“处理系统”来实现。这些处理器的示例包括：微处理器、微控制器、数字信号处理器(dsp)、现场可编程门阵列(fpga)、可编程逻辑器件(pld)、状态机、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。
相应地，在一个或多个示例性实施例中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可作为一条或多条指令或代码存储或编码在计算机可读介质上。计算机可读介质包括计算机存储介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读介质可包括只读存储器(rom)或随机存取存储器(ram)、电可擦除可编程rom(eeprom)(包括使用紧凑盘(cd)或其它光盘存储实现的rom)、磁盘存储或其他磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。如本文所使用的，盘(disk)和碟(disc)包括cd、激光碟、光碟、数字多用碟(dvd)和软盘，其中盘(disk)往往以磁的方式再现数据，而碟用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
图1描绘了可采用ic设备之间的通信链路的装置100。在一个示例中，装置100可包括无线通信设备，该无线通信设备通过射频(rf)通信收发机106与无线电接入网(ran)、核心接入网、因特网和/或另一网络通信。通信收发机106可以可操作地耦合至处理电路102。处理电路102可包括一个或多个ic设备，诸如专用ic(asic)108。asic108可包括一个或多个处理设备、逻辑电路、等等。处理电路102可包括和/或耦合至处理器可读存储(诸如存储器设备112)，该处理器可读存储可存储和维护可由处理电路102执行或以其它方式使用的数据和指令。处理电路102可由操作系统以及应用编程接口(api)110层中的一者或多者来控制，该api110层支持并使得能执行驻留在存储介质(诸如无线设备的存储器设备112)中的软件模块。存储器设备112可包括rom或ram、eeprom、闪存卡、或可被用在处理系统和计算平台中的任何存储器设备。处理电路102可包括或访问本地数据库114，该本地数据库114可维护用于配置和操作该装置100的操作参数和其他信息。本地数据库114可使用数据库模块、闪存、磁介质、eeprom、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件(诸如按钮128和按键板126)、以及其他组件。
图2是解说采用通信链路220来连接各种子组件的装置200(诸如移动装置)的某些方面的示意框图。在一个示例中，装置200包括通过通信链路220交换数据和控制信息的多个ic设备202和230。通信链路220可被用于连接彼此紧邻地定位或者物理上位于装置200的不同部分中的ic设备202和230。在一个示例中，通信链路220可被设在搭载ic设备202和230的芯片载体、基板或电路板上。在另一示例中，第一ic设备202可位于移动计算设备的按键板部分中，而第二ic设备230可位于移动计算设备的显示器部分中。在另一示例中，通信链路220的一部分可包括电缆或光学连接。
通信链路220可提供多个信道222、224和226。一个或多个信道226可以是双向的，并且可以工作在半双工和/或全双工模式下。一个或多个信道222和224可以是单向的。通信链路220可以是非对称的，由此在一个方向上提供较高带宽。在本文所描述的一个示例中，第一通信信道222可被称为前向信道222，而第二通信信道224可被称为反向信道224。第一ic设备202可以被指定为主机系统或发射机，而第二ic设备230可以被指定为客户端系统或接收机，即便ic设备202和230两者都被配置成在通信信道222上传送和接收。在一个示例中，前向信道222可以在将数据从第一ic设备202传达给第二ic设备230时以较高数据率操作，而反向信道224可以在将数据从第二ic设备230传达给第一ic设备202时以较低数据率操作。
ic设备202和230各自可具有处理器或其它处理和/或计算电路或设备206、236。在一个示例中，第一ic设备202可执行装置200的核心功能，包括通过无线收发机204和天线214来维持无线通信，而第二ic设备230可支持管理或操作显示器控制器232的用户接口。在该示例中，第二ic设备230可被适配成使用相机控制器234来控制相机或视频输入设备的操作。ic设备202和230中的一者或多者所支持的其他特征可包括键盘、语音识别组件、以及其他输入或输出设备。显示器控制器232可包括支持显示器(诸如液晶显示器(lcd)面板、触摸屏显示器、指示器等)的电路和软件驱动器。存储介质208和238可包括瞬态和/或非瞬态存储设备，其被适配成维持由相应处理器206和236、和/或ic设备202和230的其他组件所使用的指令和数据。每个处理器206、236与其相应的存储介质208和238以及其他模块和电路之间的通信可分别由一条或多条总线212和242来促成。
反向信道224可以与前向信道222相同的方式操作，并且前向链路222和反向信道224可以能够以相当的速度或以不同的速度进行传送，其中速度可被表示为数据传输速率和/或时钟速率。取决于应用，前向和反向数据率可以基本上相同或相差几个数量级。在一些应用中，单个双向信道226可支持第一ic设备202与第二ic设备230之间的通信。当例如前向信道222和反向信道224共享相同的物理连接并以半双工方式工作时，前向信道222和/或反向信道224可以可配置以双向模式工作。在一个示例中，通信链路220可被操作以根据行业或其他标准在第一ic设备202与第二ic设备230之间传达控制、命令以及其他信息。
在一些实例中，前向和反向信道222和224可被配置或适配成支持宽视频图形阵列(wvga)、每秒80帧的lcd驱动器ic而不需要帧缓冲器，从而以810mbps递送像素数据以供显示器刷新。在另一示例中，前向和反向信道222和224可被配置或适配成用动态随机存取存储器(dram)(诸如双倍数据率同步动态随机存取存储器(sdram))来启用通信。驱动器210、240可包括编码设备，该编码设备可被配置成每一时钟转变编码多个比特，且多组导线可被用来传送和接收来自sdram的数据、控制信号、地址信号、以及其它信号。
前向和反向信道222和224可遵循或兼容于专用工业标准。在一个示例中，mipi标准定义应用处理器ic设备202与支持移动设备中的相机或显示器的ic设备230之间的物理层接口。mipi标准包括管控遵循移动设备的mipi规范的产品的可操作特性的规范。在一些实例中，mipi标准可定义采用互补金属氧化物半导体(cmos)并行总线的接口。
mipi联盟定义了可解决影响到移动设备中的所有操作方面(包括天线、外围设备、调制解调器和应用处理器)的通信的标准和规范。例如，mipi联盟定义了用于相机串行接口(csi)和显示器串行接口(dsi)的协议。mipicsi-2定义了相机与应用处理器之间的有线接口，并且mipidsi或dsi-2定义了应用处理器与显示器之间的有线接口。这些应用中的每一个应用中的低等级物理层(phy)接口可以是mipic-phy或mipid-phy。
mipic-phy接口
根据本文所公开的某些方面，系统和装置可采用用于ic设备202与230之间的通信的多相数据编码和解码接口方法。多相编码器可驱动多个导体(即m个导体)。该m个导体通常包括三个或更多个导体，并且每个导体可被称为导线，尽管该m个导体可包括电路板上或者半导体ic设备的导电层内的导电迹线。在一个示例中，mipi联盟定义的“c-phy”物理层接口技术可被用来将相机和显示器设备230连接至应用处理器设备202。c-phy接口采用三相码元编码以在3导线通道或“三重通道”(trio)(其中每个三重通道包括一嵌入式时钟)上传送数据码元。
该m个导体可被划分成多个传输群，每一群对要传送的数据块的一部分进行编码。n相编码方案被定义，其中数据比特被编码在该m个导体上的相位转变和极性变化中。解码不依赖于独立的导体或导体对，并且可直接从该m个导体的相位和/或极性转变中推导出定时信息。n相极性数据传输可被应用于任何物理信令接口，包括电气、光学和射频(rf)接口。
在c-phy示例中，用于三线系统的三相编码方案可定义三个相位状态和两个极性，从而提供6个状态以及从每个状态的5个可能转变。可检测并解码确定性的电压和/或电流变化以从三条导线中提取数据。
图3是解说使用n相极性编码来实现图2中所描绘的通信链路220的某些方面的示意图。所解说的示例可涉及3导线链路或者具有不止三个导线的链路的一部分。通信链路220可包括具有多条信号导线的有线总线，其可被配置成在高速数字接口(诸如移动显示器数字接口(mddi))中携带三相编码数据。信道222、224和226中的一者或多者可被配置或适配成使用三相极性编码。物理层驱动器210和240可被适配成对在链路220上传送的三相极性编码数据进行编码和解码。3相极性编码的使用允许高速数据传输，并且可消耗其它接口的功率的一半或更少，因为在任何时间在三相极性编码数据链路220中少于三个的驱动器是活跃的。物理层驱动器210和/或240中的3相极性编码电路能对通信链路220上的每次转变编码多个比特。在一个示例中，三相编码和极性编码的组合可被用于支持宽视频图形阵列(wvga)、每秒80帧的lcd驱动器ic而不需要帧缓冲器，其以810mbps在三条或更多条导线上递送像素数据以供显示器刷新。
在所描绘的c-phy示例300中，m线、n相极性编码发射机被配置为用于m＝3以及n＝3。出于简化对本公开的某些方面的描述的目的而单独选择了该三线、三相编码的示例。针对三线、三相编码器所公开的原理和技术可被应用在m线、n相极性编码器的其它配置中，并且可遵循或兼容其它接口标准。
在使用三相极性编码时，连接器(诸如3导线总线上的信号导线310a、310b和310c)可不被驱动、被驱动为正、或被驱动为负。不被驱动的信号导线310a、310b或310c可处于高阻抗状态。不被驱动的信号导线310a、310b或310c可被驱动或拉到处于在被驱动的信号导线上提供的正和负电压电平之间的基本中间点的电压电平。不被驱动的信号导线310a、310b或310c可不具有流过它的电流。在示例300中，每条信号导线310a、310b和310c可以是使用驱动器308的三种状态(标记为+1、-1、或0)中的一种。在一个示例中，驱动器308可包括单位电平的电流模式驱动器。在另一示例中，驱动器308可在信道导线310a和310b上所传送的两个信号上驱动相反极性的电压，而第三信号导线310c处于高阻抗和/或被拉到接地。对于每个所传送的码元区间，至少一个信号处于不被驱动(0)状态，而被驱动为正(+1状态)的信号的数目等于被驱动为负(－1状态)的信号的数目，以使得流向接收机的电流之和总是为零。对于每个码元，至少一条信号导线310a、310b或310c的状态相对于之前传送区间中传送的码元发生了改变。
在示例300中，映射器302可接收16比特的数据318，并且映射器302可将输入数据318映射成7个码元312以供通过信号导线310a、310b和310c顺序地传送。被配置成用于三线、三相编码的m线、n相编码器306一次一个输入码元314地接收由映射器生成的7个码元312，并且基于信号导线310a、310b和310c的紧接先前状态针对每个码元区间计算每条信号导线310a、310b和310c的状态。可使用例如并-串转换器304来串行化该7个码元312。编码器306基于输入码元314以及信号导线310a、310b和310c的先前状态来选择信号导线310a、310b和310c的状态。
对m线、n相编码的使用准许数个比特被编码在多个码元中，其中每码元的比特不是整数。在简单的三线、三相系统的示例中，有3种可用的2导线组合(这2条导线可被同时驱动)以及被同时驱动的任何导线对上的2种可能的极性组合，从而产生6个可能状态。由于每个转变从当前状态发生，因此在每次转变时有6种状态之中的5种状态可用。在每次转变时，通常要求至少一条导线的状态改变。在有5种状态的情况下，每码元可编码
图4基于循环状态转变图450解说了采用三相调制数据编码方案的信令400的示例。根据数据编码方案，三相信号可在两个方向上旋转并且可在三条信号导线310a、310b和310c上被传送。这三个信号中的每一个在信号导线310a、310b、310c上被独立驱动。三个信号中的每一个包括三相信号，其中每个信号相对于其它两个信号异相120度。在任何时间点，三条信号导线310a、310b、310c中的每一条处于状态{+1，0，-1}中的一个不同状态。在任何时间点，3导线系统中的三条信号导线310a、310b、310c中的每一条与其他两条信号导线处于不同状态。当使用多于三条导体或导线时，两对或更多对导线可处于相同状态。所解说的编码方案还可以被活跃地驱动到+1和-1状态的两条信号导线310a、310b和/或310c的极性来编码信息。在408处指示了针对所描绘的状态序列的极性。
在所解说的三导线示例中的任何相位状态，信号导线310a、310b、310c中的恰好两条导线携带有效地是针对该相位状态的差分信号的信号，而第三条信号导线310a、310b或310c未被驱动。每条信号导线310a、310b、310c的相位状态可按信号导线310a、310b或310c与至少一条其它信号导线310a、310b和/或310c之间的电压差、或者按信号导线310a、310b或310c中的电流方向或电流缺失来确定。如状态转变图450中所示，定义了三个相位状态(s1、s2和s3)。信号可顺时针地从相位状态s1流到相位状态s2、从相位状态s2流到相位状态s3、和/或从相位状态s3流到相位状态s1，且该信号可逆时针地从相位状态s1流到相位状态s3、从相位状态s3流到相位状态s2、和/或从相位状态s2流到相位状态s1。对于其它的n值，在这n个状态之间的转变可任选地根据对应的状态图来定义，以获得状态转变之间的循环旋转。
在三线、三相通信链路的示例中，状态转变410处的顺时针旋转(s1到s2)、(s2到s3)、和/或(s3到s1)可被用于编码逻辑1，而状态转变410处的逆时针旋转(s1到s3)、(s3到s2)、和/或(s2到s1)可被用于编码逻辑0。相应地，可通过控制该信号是顺时针还是逆时针“旋转”来在每次转变处编码比特。例如，在三条信号导线310a、310b、310c从相位状态s1转变到相位状态s2时逻辑1可被编码，而在三条信号导线310a、310b、310c从相位状态s1转变到相位状态s3时逻辑0可被编码。在所描绘的简单的三导线示例中，旋转方向可容易地基于在转变前以及转变后三条信号导线310a、310b、310c中的哪一条没有被驱动来确定。
信息还可以被编码在被驱动导体310a、310b、310c的状态408的极性和/或极性改变中，或者被编码在两条信号导线310a、310b、310c之间的电流方向或电流方向改变中。信号402、404和406解说了在三线、三相链路中的每个相位状态处分别施加于信号导线310a、310b、310c的电压电平。在任何时间，第一信号导线310a、310b、310c耦合至较正的电压(例如+v)，第二信号导线310a、310b、310c耦合至较负的电压(例如－v)，而第三信号导线310a、310b、310c可为开路。如此，可按第一和第二信号导线310a、310b、310c之间的电流流动或者第一和第二信号导线310a、310b、310c的电压极性来确定一个极性编码状态。在一些实施例中，可在每个状态转变410处编码两比特的数据412。解码器可确定信号相位旋转的方向以获得第一比特。可基于信号402、404和406中的两个信号之间的极性差来确定第二比特。在一些实例中，第二比特可以基于在一对信号导线310a、310b、310c上传送的差分信号的极性改变或极性改变缺失来确定第二比特。已确定了旋转方向的解码器可确定相位状态和施加在两条活跃信号导线310a、310b和/或310c之间的电压的极性，或者流过两条活跃信号导线310a、310b和/或310c的电流的方向。
在本文所描述的三线、三相链路的示例中，一比特的数据可以以该三线、三相链路中的旋转或者相位变化的形式来被编码，而附加比特可以被编码在两条被驱动的导线的极性或极性改变中。某些实施例通过允许从当前状态转变到任何可能状态来在三线、三相编码系统的每次转变中编码不止两个比特。假定有三个旋转相位并且每个相位有两种极性，则定义了6种状态，从而使得从任何当前状态有5个状态可用。相应地，可以有每码元(转变)
在一个示例中，编码器可使用6条导线来传送码元，其中对于每个状态，驱动2对导线。6条导线可被标记为a到f，以使得在一个状态中，导线a和f被驱动为正，导线b和e被驱动为负，而c和d未被驱动(或不携带电流)。对于6条导线，可以有：
个可能的被活跃地驱动的导线组合，其中对于每个相位状态，有：
个不同的极性组合。
这15个不同的被活跃地驱动的导线组合可包括：
在4条被驱动的导线中，可能是两条导线被驱动为正(而另两条必须被驱动为负)的组合。极性组合可包括：
++--+--++-+--+-+-++---++
相应地，不同状态的总数可被计算为15x6＝90。为了确保各码元之间的转变，从任何当前状态有89个状态可用，并且可被编码在每个码元中的比特的数目可被计算为：每码元
针对任何大小的总线，可被驱动的导线组合的数目的总式是总线中的导线数目和同时被驱动的导线数目的函数：
被驱动的导线的极性组合的数目的等式为：
每码元的比特数目为：
图5解说了三线、三相phy中的接收机的示例500。该三线、三相示例解说了适用于m线、n相接收机的其它配置的操作的某些原理。比较器502和解码器504被配置成提供三条传输线512a、512b和512c中的每一条传输线的状态以及这三条传输线的状态与前一码元周期中传送的状态相比而言的变化的数字表示。串-并转换器506组装7个连贯状态以产生一组7个码元供解映射器508处理以获得16比特数据，该16比特数据可被缓冲在先入先出缓冲器(fifo)存储设备510中，fifo存储设备510例如可使用寄存器来实现。
根据本文所公开的某些方面，多个三态放大器可被控制以产生由差分编码器、n相极性编码器、或将信息以导线或连接器的形式编码的另一编码器所定义的一组输出状态，这一组输出状态能推定所描述的三个状态中的一个。
再次参照图2和3，通信链路220可包括高速数据接口，其可被配置成支持差分编码方案和n相极性编码两者。物理层驱动器210和240可包括n相极性编码器和解码器(它们可对接口上的每个转变编码多个比特)以及驱动信号导线310a、310b和310c的线驱动器。线驱动器可被构造成具有放大器，该放大器产生可具有正或负电压的活跃输出或者高阻抗输出，藉此信号导线310a、310b或310c处于未定义状态或者由外部电组件定义的状态。相应地，输出驱动器308可接收包括数据和输出控制(高阻抗模式控制)的一对信号316。就此而言，被用于n相极性编码和差分编码的三态放大器能产生相同或相似的三个输出状态。
mipid-phy接口
根据本文所公开的某些方面，系统和装置可采用用于ic设备202与230之间的通信的差分和单端编码的某种组合。在一个示例中，mipi联盟定义的“d-phy”物理层接口技术可被用来将相机和显示器设备230连接至应用处理器设备202。d-phy接口可在需要时实时地在差分(高速)模式与单端(低功率)模式之间切换以促成大量数据的传输或者节省功率和延长电池寿命。d-phy接口能够在单向(主控至从动)时钟通道下使用单个数据通道或多个数据通道在单工或双工配置中操作。
图6是解说在通信链路220(参见图2)的d-phy实现以高速模式操作时可采用的差分信令通道的示意图600。差分信令通常涉及使用在导线对610a、610b或610c上发送的两个互补信号来电气地传送信息，该导线对可被称为差分对。通过消除影响差分对中的两条导线的共模干扰效应，使用差分对能显著地降低电磁干扰(emi)。在前向信道222上，可由主机差分驱动器604来驱动导线对610a。差分驱动器604接收输入数据流602并且生成正和负版本的输入602，该正和负版本的输入602随后被提供给导线对610a。客户端侧的差分接收机606通过执行对导线对610a上携带的信号的比较来生成输出数据流608。
在反向信道224上，可由客户端侧差分驱动器626来驱动一个或多个导线对610c。差分驱动器626接收输入数据流628并且生成正版本和负版本的输入628，该正版本和负版本的输入628被提供给导线对610c。主机上的差分接收机624通过执行对导线对610c上携带的信号的比较来生成输出数据流622。
在双向信道226中，主机和客户端可被配置用于半双工模式并且可在相同的导线对610b上传送和接收数据。替换地或附加地，双向总线可使用前向和反向链路驱动器604、626的组合在全双工模式中操作以驱动多个导线对610a、610c。在关于双向信道226所描绘的半双工双向实现中，通过使用例如输出使能(oe)控制620a、620c来(分别)迫使差分驱动器614和614’进入高阻抗状态，可防止差分驱动器614和614’同时驱动导线对610b。通常通过使用oe控制620b来迫使差分接收机616’进入高阻抗状态，可防止差分接收机616’在差分驱动器614活跃时驱动输入/输出612。通常通过使用oe控制620d来迫使差分接收机616进入高阻抗状态，可防止差分接收机616在差分驱动器614’活跃时驱动输入/输出618。在一些实例中，当接口不活跃时，差分驱动器614和614’以及差分接收机616和616’的输出可处于高阻抗状态。相应地，差分驱动器614、614’以及差分接收机616和616’的oe控制620a、620c、620b以及620c可被彼此独立地操作。
每个差分驱动器604、614、614’和626可包括一对放大器，一个放大器在一个输入处接收另一放大器的输入的逆。差分驱动器604、614、614’和626可各自接收单个输入，并且可具有内部反相器，该内部反相器生成逆输入以供一对放大器使用。差分驱动器604、614、614’和626还可使用两个分开控制的放大器来构造，以使得它们各自的输出可被彼此独立地置于高阻抗模式。
当通信链路220(参见图2)的d-phy实现以低功率模式操作时，信号可在单导线数据和/或时钟通道上被传送。在一个示例中，差分驱动器604、614和/或626可被重配置或控制成使得活跃通道的导线对610a、610b或610c中的导线中仅一条导线被驱动。在其它示例中，差分驱动器604、614和/或626可被关闭或置于高阻抗输出模式中，并且单独的单端线驱动器634和接收机636可被用于单导线、单端链路640上的通信。在一些实例中，单端链路640的输入632和输出638可以是双向的，并且传送方设备和接收方设备两者都可采用收发机，该收发机包括根据一个或多个协议控制的线驱动器634和接收机636两者。
图7解说了包括主控设备702和从动设备704的一般化d-phy配置700。主控设备702生成控制导线710上的传输的时钟信号。时钟信号在时钟通道706上被传送，并且数据在一个或多个数据通道7081-708n中被传送。在设备中提供或活跃的数据通道7081-708n的数目可以基于应用需求、要被传输的数据量和功率节省需求来动态配置。
图8是解说d-phy接口的示例中的波形的图形化表示800。该示例涉及可被配置成以低功率模式810和/或高速模式812操作的两个导线802、804。在低功率模式810中，第一导线以相对较低的数据率并且使用约1.2伏的电压电平摆动来携带数据信号。第二导线804在低功率模式810中可以空闲或者用于另一目的。在高速模式812中，第一和第二导线802、804携带低电压差分信号，该低电压差分信号可具有比低功率模式810的数据率快几个数量级的数据率。例如，低功率模式810可支持至多达10兆比特每秒(mbps)的数据率，而高速模式812可支持在80mbps与1吉比特每秒(gbps)之间的数据率。在高速模式812中，正版本的差分信号可被携带在第一导线802上，而负版本被携带在第二导线804上。差分信号可具有相对较低幅度的电压摆动，该电压摆动在一个示例中可为约200毫伏(mv)。1
扩展用于c-phy和d-phy接口的信令范围
基于由各种电信令特性和效应所施加的限制，csi和dsi接口当前限制了互连的长度。在一些实例中，光学介质被用来扩展mipic-phy或d-phy物理层的范围。在与由mipi联盟定义的接口联用时，尤其在使用mipi定义的接口连接的设备中采用多种协议时，光学介质的使用引入了某些附加复杂度和问题。
图9解说了与例如可部署在移动设备内的相机子系统900和显示器子系统950相关联的某些接口配置。相机子系统900可包括图像传感器902与应用处理器912之间的csi-2定义的通信链路。通信链路可包括由图像传感器902用于使用发射机906向应用处理器912传送图像数据的高数据率的数据传输链路910。该高数据率的数据传输链路910可根据d-phy或c-phy协议来配置和操作。应用处理器912可包括晶体振荡器(xo)914或其它时钟源以生成控制发射机906的操作的时钟信号922。时钟信号922可由图像传感器902中的锁相环(pll)904处理。在一些实例中，时钟信号922还可由应用处理器912中的d-phy或c-phy接收机916使用。通信链路可包括相机控制接口(cci)，其在本质上类似于集成电路间(i2c)接口。cci总线可包括携带时钟信号的串行时钟(scl)线以及携带数据的串行数据(sda)线。cci链路920可以是双向的并且可按比高数据率的数据传输链路910低的数据率操作。cci链路920可被应用处理器912用来向图像传感器902传送控制和数据信息并且从图像传感器902接收控制和配置信息。应用处理器912可包括cci总线主控918，并且图像传感器902可包括cci从动908。
显示器子系统950可包括单向数据链路958，该单向数据链路958可根据d-phy或c-phy协议来配置和操作。在应用处理器952中，时钟源(诸如pll954)可被用来生成时钟信号以用于控制数据链路958上的传输。在显示器驱动器960处，d-phy或c-phy接收机962可从在数据链路上传送的码元序列或从在数据链路958中提供的时钟通道中提取嵌入式时钟信息。
根据本文所公开的某些方面适配的设备可解决因与光学介质的使用相关联的复杂度和阻碍产生的问题，从而延长遵循或兼容mipi标准的通信链路的长度。本文所公开的某些方面涉及支持广范围的接口协议并且能使用不同物理介质操作的系统、装置和方法。如图9所示，例如，相机子系统900和/或显示器子系统950可使用d-phy或c-phy协议来传达高数据率信息，并且在一些配置中可使用反向信道(例如，cci链路920)通信以用于图像传感器902或其它设备的配置。在一些实例中，低功率操作模式可针对使用d-phy或c-phy协议的链路来定义。光学接口可能不适于低功率操作模式，并且将光学介质用于扩展传输距离可增大通信链路的功耗。光学接口通常为单向的。尽管多个信道可被复用以用于单向传输中通过光学介质的传输，但可要求两个光学链路来支持单向通信链路。
图10解说了其中光学介质可被用来扩展mipidsi连接的第一示例1000。应用处理器1002可包括c-phy和/或d-phy编码器/发射机组件1004，其向串行化器1006提供传输信号。串行化器1006的输出被提供给激光驱动器1008，激光驱动器1008格式化串行c-phy/d-phy信号以用于驱动激光二极管1010。由激光二极管1010产生的光信号通过光纤1012被携带到检测器(诸如，光电二极管1014)。跨电感放大器(tia)1016放大和调理由光电二极管1014产生的信号。解串行化器1018将tia1016的经放大输出转换成并行的c-phy或d-phy格式化信号，其可由显示器驱动器ic1020处的c-phy/d-phy接收机/解码器1022解码以获得显示信息。显示器驱动器ic1020从显示信息中提取显示数据并使用该显示数据向显示器提供信号。提供给显示器的信号可以根据由显示器定时逻辑1026产生的一个或多个时钟信号来格式化，显示器定时逻辑1026可例如使用由振荡器和/或锁相环生成的基时钟。
显示器应用可适用于在其中数据需要通过c-phy或d-phy接口信号在仅一个方向上流动的一些实现中使用光学介质子系统1030的通信链路扩展。也就是说，应用处理器1002可向显示器驱动器ic1020传送显示器数据和控制信息，而显示器驱动器ic1020无需向应用处理器1002传送任何信息。光学介质子系统1030不那么适用于在设备和/或双向数据链路之间采用不止一条数据链路的应用。然而，在许多实例中，应用处理器1002可能需要读取显示器驱动器ic1020中的寄存器，并且双向通信链路在此类实例中被采用。
图11是其中双向、多链路接口被用来将图像传感器1102耦合至应用处理器1120的示例1100。光学介质子系统1130可被用来扩展mipi相机串行接口(mipicsi-2)的延伸范围。图像传感器1102可包括c-phy或d-phy编码器/发射机组件1104，其向光学介质子系统1130的串行化器1106提供传输信号。串行化器1106的输出被提供给激光驱动器1108，激光驱动器1108格式化串行c-phy/d-phy信号以用于驱动激光二极管1010。由激光二极管1110产生的光信号通过光纤1112被携带到检测器(诸如，光电二极管1114)。跨电感放大器(tia)1116可被用来放大和以其他方式调理由光电二极管1114产生的信号。解串行化器1118将tia1116的经放大输出转换成并行的c-phy或d-phy格式化信号，应用处理器1120中的c-phy或d-phy接收机/解码器1022可从该格式化信号解码和/或提取数据。
cci链路1124提供用于传达较低速控制和配置信息的双向信道。应用处理器可包括cci主控设备1126，而图像传感器包括cci从动设备1128。应用处理器在cci链路1124的第一导线(scl1124a)上传送时钟信号并且控制cci链路1124的第二导线(sda1124b)上的数据流动方向。光学介质子系统1130通常是单向的并且携带从图像传感器1102到应用处理器1120的高速数据。相应地，光学介质子系统1130可不被配置成中继scl1124a或sda1124b上所携带的信号，因为两个信号均操作于携带从应用处理器1120到图像传感器1102的数据。
图11中解说的示例1100可代表其中双向通信链路被用来在设备之间交换数据的许多应用。可为双向通信链路上一个方向上的传输提供比相反方向上实质更大的带宽和/或比特速率，和/或可在一个或两个方向上支持不止一种类型的物理链路。在图11的示例1100中，较高带宽数据链路可被用来从图像传感器到应用处理器传输视频流、帧、像素或其他图像数据，而较低带宽数据链路可被用于图像传感器中的寄存器的初始化、配置、控制和/或读取。如所解说的，较低带宽数据链路可根据cci协议被实现为低速辅助接口，尽管可使用包括i2c协议的其他协议。在光学介质被用来扩展双向通信链路的延伸范围时，光学介质通常被部署在高速方向上，而双向链路可被维持为低速cci、i2c、或其他低速链路。双向链路的最大扩展可通过低速方向(即，非光学路径)的信令特性来规定。两条光学链路的使用可使设计者负担不可接受的功耗、占用面积和/或财务成本。
在双向、功率灵敏的接口中包括光学介质
本文所公开的某些方面可实现在装置内的各设备之间采用多个双向功率灵敏的接口的广泛范围的应用中使用光学数据链路。某些c-phy和d-phy接口被定义为以两种模式操作：使用低电压信令以高速发送数据；或者在低功率(lp)模式中使用甚低功耗以低速发送数据。dsi提供lp模式，其中phy以降低的功率操作，并且低功率信号在c-phy或d-phy接口上在两个方向上被传送。例如，高速数据可仅在一个方向上从应用处理器流动到显示器驱动器，而低速控制信息可在两个方向上流动。在lp模式中，高速驱动器和接收机可被禁用，并且标准数字cmos逻辑电平被用于通信。高速模式从应用处理器到显示器驱动器是单向的，而lp模式是双向的，从而处理器能读和写显示器驱动器内的寄存器。由于光学链路本质上是单向的，因此双向lp通信链路可不在单个光学链路上被重新定向。
图12是解说根据本文所公开的某些方面适配的灵活光学接口的示意框图1200。在示图1200中，灵活光学接口的某些方面使用被用来将图像传感器1202耦合至应用处理器1220的相机接口的示例来解说。在该示例中，高速和/或大容量数据在一个方向上通过光学链路1212从图像传感器1202传送到应用处理器1220。光学链路1212可以使用合适的光纤光学介质来实现。在另一示例中，显示器接口950(参见图9)可被适配成提供光学接口，其携带从应用处理器952到显示器驱动器960的高速和/或大容量数据。在稍后示例和图12中解说的示例中，数据在一个方向上通过光学链路1212被传送。构想到，本文所公开的某些方面可被用来操作双向光学接口、或者在装置的任何两个ic设备和/或子系统之间部署的可重配置接口。进一步构想到，本文所公开的某些方面可被用来管理两个或更多个ic设备、电路板或其他设备上的多个数据源和数据阱之间的通信。例如，光学接口可被用来促成应用处理器与包括显示器和图像传感器或相机的子系统或电路板之间的通信。
光学链路1212可选择性地用来传达接收到的以根据mipicsi-2协议定义的格式的数据。图像传感器1102可包括c-phy/d-phy编码器1204和cci从动1228，cci从动1228提供低速、双向通信路径。c-phy/d-phy编码器1204和cci从动1228耦合至第一桥接器1206，第一桥接器1206包括在高速操作模式中可被配置成向激光驱动器1208提供串行数据信号的串行化器。激光驱动器1208可格式化串行数据信号以用于驱动激光二极管1210。由激光二极管1210产生的光信号通过光学链路1212被携带到检测器(诸如，光电二极管1214)。tia1216可被用来放大和以其他方式调理由光电二极管1214产生的信号。第二桥接器1218中的解串行化器将tia1216的经放大输出转换成并行的c-phy或d-phy格式化信号，应用处理器1220中的c-phy或d-phy接收机/解码器1222可从该格式化信号解码和/或提取数据。
第一桥接器1206和第二桥接器1218可操作于选择用于高速单向数据和低速、低功率和/或双向信号两者的路径。在一个示例中，第一桥接器1206和第二桥接器1218可在低功率操作模式中禁用光学电路，并且可在非光学通信链路(辅助总线1224)上重新定向高速数据，非光学通信链路可包括导电导线或迹线。在另一示例中，第一桥接器1206和第二桥接器1218可传递cci、i2c或其他低数据率信号到辅助总线1224中适合于处置低数据率话务的两个或更多个导线12241-1224n。在另一示例中，第一桥接器1206和第二桥接器1218可转换cci、i2c或其他低数据率信号以用于使用协议和辅助总线1224中能处置扩展距离上的cci/i2c数据率数据的数个导线12241-1224n进行传输。
由第一桥接器1206和第二桥接器1218提供的桥接功能可由被配置成识别phy何时以lp模式发送数据的处理器来控制。第一桥接器1206和第二桥接器1218可在任何可用链路上交换消息以配置操作模式。桥接功能可被配置成将lp模式数据与高速数据(即，主数据流)分开。分开的lp模式数据可在辅助总线1224上被传送，辅助总线1224可作为带外通信链路操作。也就是说，辅助总线1224可采用与用来编码被提供给第一桥接器1206和/或第二桥接器1218的数据的协议不同的专有或标准定义的协议。第一桥接器1206和第二桥接器1218还可根据c-phy或d-phy协议来传达数据。例如，在低功率操作模式中，第一桥接器1206可被配置成实现c-phy或d-phy的lp模式协议，从而lp通信可被桥接至辅助总线1224的连接器。在后一示例中，第二桥接器1218可被配置成将从辅助总线1224接收到的数据合并到c-phy或d-phy接口上。
根据某些方面，第一桥接器1206和第二桥接器1218可被配置成支持一个或两个方向上的lp模式数据。例如，mipicsi-2和mipidsi或dsi-2规范定义了相机与应用处理器之间、或者应用处理器与显示器之间的有线接口。这些应用中的每一个应用中的低等级phy接口可以是mipic-phy或mipid-phy。c-phy和d-phy被定义成以两种模式操作，以使用低电压信令以高速发送数据、或者使用lp模式以低速发送数据并且消耗非常少量的功率。在lp模式中，高速驱动器和接收机被禁用，并且标准数字cmos逻辑电平可被用于通信。高速模式从应用处理器到显示器是单向的，但lp模式是双向的，从而处理器能读和写显示器内的寄存器。第一桥接器1206和第二桥接器1218中的lp模式协议功能可包括对总线周转(bta)的支持。
图13是解说根据本文所公开的某些方面的传送方桥接器电路1302的某些方面的简化框图1300。例如，传送方桥接器电路1302可包括或耦合至激光驱动器1208。例如，所解说的传送方桥接器电路1302可对应于图12的第一桥接器1206。传送方桥接器电路1302可包括准许传送方桥接器电路1302被配置成用作图12的第二桥接器1218的其他组件，诸如，tia、串行化器、解串行化器、成帧器、解帧器，等等(未示出)。传送方桥接器电路1302的各种配置在图16-20中解说。
传送方桥接器电路1302可包括控制器1334或与其协作，控制器1334可在配置、监视、操作和以其他方式控制传送方桥接器电路1302和其子组件的各个方面的处理电路中实现。传送方桥接器电路1302的子组件可包括开关逻辑、复用器、解复用器、驱动器、接收机、时钟恢复电路等。传送方桥接器电路1302的某些子组件可在硬件和软件元件的某种组合中实现。
传送方桥接器电路1302可包括接口电路1312、1314、1316、1318、1320，其被配置成接收、中继和/或处理根据一种或多种协议和/或接口信令规范提供的信号。例如，传送方桥接器电路1302可包括c-phy接口1312和/或d-phy接口，其提取时钟信号并且根据该时钟信号来处理c-phy/d-phy信号1304。传送方桥接器电路1302还可包括c-phy/d-phy低功率接口1316，其可处置由遵循mipi的设备(这里为图像传感器)在低功率模式中传送的信令。传送方桥接器电路1302还可包括cci接口1318、i2c接口1320，或者被配置成通过带外信道1306传送和接收信号的其他接口。在一个示例中，cci接口1318可包括线驱动器和接收机，其操作于接收和调理根据cci协议传送的信号。
传送方桥接器电路1302的控制器1334可被配置成确定与c-phy/d-phy信号1304和/或由带外信道1306携带的信号相关联的操作模式。在一个示例中，接口电路1312、1314、1316、1318、1320可标识与c-phy/d-phy信号1304相关联的协议，并且可进一步指示其他信息，诸如时钟速率、所使用通道数目、以及通道和/或信号线的方向性。下一级逻辑1322、1324可被配置成确定用于由传送方桥接器电路1302控制的一个或多个通信链路的操作模式，并且可进一步被配置成选择用于c-phy/d-phy信号1304和/或由带外信道1306携带的信号的操作模式。在第一操作模式中，一个或多个通信链路可在高数据率模式中操作，并且phy/d-phy信号1304可被提供给恰适配置的串行化器1326、1328以提供串行化数据信号以供在光学链路1308上进行传输。在第一模式中，由带外信道1306携带的信号可耦合至辅助总线1306的导电导线、迹线、导体或连接器。由带外信道1306携带的信号可被变换成不同的协议和/或信令标准以获得用于由带外信道1306携带的信号的更大传输距离。例如，与cci接口相关联的信令可以使用较低时钟速率或者使用差分发射机和接收机来传送以获得较佳的信令特性。在一个示例中，cci信号可被拆分并在两个通道上被传送，这两个通道中的每一者以比原始cci信令中提供的时钟低的时钟速率操作。
在第二操作模式中，一个或多个通信链路可在“强制”低功率模式中操作，其中光学链路被禁用并且高数据率c-phy/d-phy信号1304可被提供给协议变换器1330以供转换成适合于辅助总线1310上的通信的信令格式。第二模式可独立于c-phy或d-phy信道而发起。在第二模式中，传送方桥接器电路1302或者与传送方桥接器电路1302相关联的处理电路可基于c-phy/d-phy信号1304的数据率、辅助总线1310中可用的连接器数目、连接器跨越的距离以及与辅助总线1310相关联的信令特性来确定用于辅助总线1310的配置。协议变换器1330和收发机1332随后可被配置成传送与所选配置一致的数据。在一个示例中，数据可以展布在多个低速率c-phy或d-phy接口上。在另一示例中，数据可在使用多电平脉冲振幅调制方案编码的多个通道上被传送。在第二模式中，由带外信道1306携带的信号可被变换成不同的协议和/或信令标准以获得用于由带外信道1306携带的信号的更大传输距离。例如，与cci接口相关联的信令可以使用较低时钟速率或者使用差分发射机和接收机来传送以获得较佳的信令特性。在一个示例中，cci信号可被拆分并在两个通道上被传送，这两个通道中的每一者以比原始cci信令中提供的时钟低的时钟速率操作。
在第三操作模式中，c-phy/d-phy信号1304可在mipi定义的低功率模式中被编码。c-phy/d-phy信号1304可传递通过传送方桥接器电路1302，其中辅助总线1310被配置成用于根据对应标准的低功率模式信令。在一些实例中，可指示辅助总线1310的重配置。例如，辅助总线1310中的一个或多个连接器的长度可超过可靠通信的最大距离，并且辅助总线1310可被重配置成跨以较低数据率操作的多个通道或接口展布要被传输的数据，其中组合数据率足以支持由恰适标准或规范指定的吞吐量。在第三模式中，被提供给带外信道1306的信号可被变换成不同的协议和/或信令标准以获得用于被提供给带外信道1306信号的更大传输距离。例如，与cci接口相关联的信令可以使用较低时钟速率或者使用差分发射机和接收机来传送以获得较佳的信令特性。在一个示例中，cci信号可被拆分并在两个通道上被传送，这两个通道中的每一者以比原始cci信令中提供的时钟低的时钟速率操作。
在一些实例中，协议转变包括修改编码方案和/或修改信令方案。该协议转变可包括使用复用器和/或解复用器拆分或组合数据、转码数据以供传输。
图14是解说根据本文所公开的某些方面的接收方桥接器电路1402的某些方面的简化框图1400。接收方桥接器电路1402可包括或耦合至光学接收机，例如，光学接收机可包括光电二极管1214和tia1216。接收方桥接器电路1402可对应于图12中解说的第二桥接器1218。接收方桥接器电路1402可包括准许接收方桥接器电路1402被配置成用作图12的第一桥接器1206的其他组件，诸如，激光驱动器1208和激光二极管1210、串行化器、解串行化器、成帧器、解帧器，等等(未示出)。接收方桥接器电路1402的各种配置在图16-20中解说。
接收方桥接器电路1402可包括控制器1434或与其协作，控制器1434可在配置、监视、操作和以其他方式控制接收方桥接器电路1402和其子组件的各个方面的处理电路中实现。接收方桥接器电路1402的子组件可包括开关逻辑、复用器、解复用器、驱动器、接收机、时钟恢复电路等。接收方桥接器电路1402的某些子组件可在硬件和软件元件的某种组合中实现。
接收方桥接器电路1402可包括接口电路1412、1414、1416、1418、1420，其提供以驱动高速数据信号和其他数据单向和双向数据信号到接收设备的phy。这些信号根据一种或多种协议和/或接口信令规范来提供。例如，接收方桥接器电路1402可包括c-phy接口1412和/或d-phy接口，其根据时钟信号来提供c-phy/d-phy信号1404。接收方桥接器电路1402还可包括c-phy/d-phy低功率接口1416，其可处置由遵循mipi的设备在低功率模式中传送的信令。接收方桥接器电路1402还可包括cci接口1418、i2c接口1420，或者被配置成从带外信道1406传送和接收信号的其他接口。在一个示例中，cci接口1418可包括线驱动器和接收机，其操作于接收和调理根据cci协议传送的信号。
接收方桥接器电路1402可被配置成确定与c-phy/d-phy信号1404和/或从带外信道1406接收的信号相关联的操作模式。可通过配置和/或通过光学链路1408、1308的传送端与传送方桥接器电路1302的通信来确定操作模式。
图15是解说根据本文所公开的某些方面的用于动态配置灵活光学接口的方法的示例的流程图1500。该方法可由处理电路(诸如，图13的桥接器电路1302、图14的桥接器电路1402、或者管理、配置或控制桥接器电路1302、1402的另一处理电路)来执行。在图15所解说的示例中，在框1502可接收用于数据通信链路上的传输的数据。该数据可根据一种或多种预定义通信协议(诸如，c-phy协议、d-phy协议、i2c协议和/或cci协议)格式化以供传输。多个数据源可提供用于在数据通信链路上传输的数据。在一个示例中，装置可具有与图像传感器和显示器驱动器通信的一个或多个应用处理器。在另一示例中，应用处理器可使用c-phy接口来传达高速数据，并且使用cci接口来传达低速数据。在至少一些实例中，从不同源接收到的数据可根据不同协议来编码，该不同协议可包括由诸如mipi联盟之类的标准机构定义的协议和/或专有协议。
在框1504，桥接器电路1302、1402可确定是否有光路径可用于设备之间的通信。是否有光路径可用的确定可包括检测光学电路系统的存在，标识光学电路系统是否可被用于或配置成用于期望方向上的数据传输，以及确定该光学电路系统是否被另一应用以排除其用于传送数据的使用的方式来使用。在一个示例中，用来携带由图像传感器1202向应用处理器1220提供的高速数据的光学链路1308、1408可能不能够携带相反方向(即，去往图像传感器1202)上的cci控制数据。
在一些示例中，光学电路系统的存在可被检测并且从配置参数标识出的其能力和可配置性由桥接器电路1302、1402、应用处理器1220和/或另一处理电路或设备维持。标识光学链路1308、1408的当前操作模式的信息也可被桥接器电路1302、1402维持或通过应用处理器1220访问。如果确定光学电路系统不可用，则桥接器电路1302、1402可在框1506确定应当使用带外信道1306、1406来传达数据，并且过程随后在框1512处继续。
在桥接器电路1302、1402在框1506基于光学链路1308、1408的能力确定可使用光学链路1308、1408来传达数据时，桥接器电路1302、1402可在框1508确定光学链路1308、1408是否已被启用。在一些实例中，光学链路1308、1408在设备管理功能确定电池寿命需要功耗的减小时可被无条件地禁用以节省功率。在其他实例中，光学链路1308、1408可针对特定话务被禁用，但针对其他话务可用。例如，某些数据类型可遭受使高数据率的传输是必要的服务质量要求，而其他数据类型可被特征化为低数据率或者可以是低优先级、高数据率话务，其容忍延迟并且可被重定向到带外信道1306、1406。在一些实例中，光学链路1308、1408在要传送的数据量超过某些阈值时可能在功率受限操作模式下是可用的。在其他实例中，数据分组可在功率受限操作模式期间被丢弃。在桥接器电路1302、1402在框1508确定光学链路1308、1408针对要传送的数据类型被禁用时，则过程在框1512继续。否则，桥接器电路1302、1402可在框1510处理数据以用于光学通信并且在光学链路1308、1408上传送处理数据。
在框1512，数据将在带外信道1306、1406上被传送，并且桥接器电路1302、1402可确定是否应当以不同协议来重新编码数据。该确定可包括标识该数据是高速数据还是低速数据。例如，在该数据被从高速接口提供时，该数据可被指定为高速数据。在另一示例中，在该数据以潜在超过带外信道1306、1406的容量的速率抵达时，该数据可被指定为高速数据。数据的其他特性、其抵达速率、以及带外信道1306、1406的容量可纳入考虑以便确定数据是否应当被重新编码。在一些实例中，某些类型的低速数据可在框1514在不显著改变格式或协议的情况下传送。例如，在带外信道1306、1406的两个或更多个导线被配置为cci总线时，可在不修改的情况下传送cci数据。
如果在框1512，桥接器电路1302、1402可确定数据将被重新编码，则桥接器电路1302、1402可使得数据在框1518在带外信道1306、1406上被传送之前在框1516被变换成不同格式和/或协议。在与某些类型的低速数据(包括cci和i2c数据)相关联的初始协议不能被容适为如由带外信道1306、1406所呈现的、或者与带外信道1306、1406上使用的信令不兼容时，此类低速数据可被重新编码。某些类型的高速数据可在框1516被重新编码。在一个示例中，桥接器电路1302、1402可将全速率c-phy数据作为四分之一速率c-phy数据来传送，其中全速率和四分之一速率c-phy传输模式均由mipi标准定义。在一些实例中，桥接器电路1302、1402可将配置信息提供给高速数据源，其使得这些源减小高速数据的数据率。在c-phy数据示例中，在桥接器电路1302将光学链路1306、1406标识为不可用时，数据源可提供四分之一速率c-phy数据。在另一示例中，桥接器电路1302、1402可转换某些类型的数据以供在带外信道1306、1406的被配置成用于cci操作的一对或多对导线上进行传输。在另一示例中，桥接器电路1302、1402可将特定高速数据转换成可在带外信道1306、1406的增大数目的导线上传送的格式。
在一些实例中，桥接器电路1302、1402可在框1516分段、分组化或以其他方式划分和缓冲高速数据以便将高速数据的数据率与带外信道1306、1406的传输容量进行匹配。在一些实例中，桥接器电路1302、1402可与数据源协作和/或向数据源提供信令以便管理和控制带外信道1306、1406上的数据流的速率。桥接器电路1302、1402可与设备管理功能通信，设备管理功能控制光学链路1308、1408的激活以便标识可因光学链路1308、1408的不可用性而产生的阻塞点和/或可靠性问题。
光学接口的示例配置
图16是解说根据本文所公开的某些方面提供的桥接器配置1600的第一示例的示意框图。在该配置1600中，桥接器被配置为单向带外信令下的c-phy串行化器。该示图解说了c-phy接收机1602、1604、1606与控制提供给激光驱动器的数据信号的光学成帧器、复用器和驱动器1608之间、以及c-phy接收机1602、1604、1606与低功率接口1610之间的连接。低功率接口1610可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
在该配置1600中，前向lp模式数据在光学链路上被发送，并且反向lp模式数据在带外辅助总线上被发送。c-phy接收机1602、1604、1606可包括用于c-phy数据的高速接收机、以及lp模式接收机和lp模式驱动器。在该配置1600中，lp模式接收机可通过光学介质传送高速数据和lp数据，使用光学组帧器、复用器和驱动器1608以将lp模式数据复用到光纤链路上。当c-phy链路在其中lp模式数据在相反方向上被传输的模式中操作时，lp反向链路被从带外信号接收并且在c-phy接收机中被组合。
图17是解说根据本文所公开的某些方面提供的桥接器配置1700的第二示例的示意框图。在该配置1700中，桥接器被配置为单向带外信令下的c-phy解串行化器。该示图解说了c-phy发射机1702、1704、1706与处理从光电二极管和tia接收到的数据信号的光学时钟和数据恢复(cdr)、解帧器、解复用器和驱动器1708之间、以及c-phy发射机1702、1704、1706与低功率接口1710之间的连接。低功率接口1710可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
在该配置1700中，组合的高速数据和前向链路lp模式信令被从光学链路接收并且在cdr、解帧器、解复用器和驱动器1708处被解帧化和解复用。前向方向上的lp模式数据被从解复用电路发送给c-phy发射机。反向lp模式数据由c-phy发射机内部的电路系统接收并且被发送给lp接口1710的lp模式复用和发射机电路，其中lp模式数据以合适的方式被组合以在带外lp信号上被发送。
图18是解说根据本文所公开的某些方面提供的桥接器配置1800的第三示例的示意框图。在该配置1800中，桥接器被配置为双向带外信令下的c-phy串行化器。该示图解说了c-phy接收机1802、1804、1806与控制提供给激光驱动器的数据信号的光学成帧器、复用器和驱动器1808之间、以及c-phy接收机1802、1804、1806与低功率接口1810之间的连接。低功率接口1810可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
在该配置1800中，前向和反向lp模式数据均在在带外辅助总线上被发送，而高速数据在光学链路上被发送。由于c-phy和d-phylp数据是半双工的，所以前向和反向lp数据均可共享相同的带外通信信号导线。如在配置1800中解说的，两个或更多个导体可被分配用于带外lp通信，并且lp模式解复用器和lp模式复用器可被配置成取决于最大信号长度和带外接口的速度能力来将lp信号聚集到任何数目的带外信号导线上。
图19是解说根据本文所公开的某些方面提供的桥接器配置1900的第四示例的示意框图。在该配置1900中，桥接器被配置为双向带外信令下的c-phy解串行化器。该示图解说了c-phy发射机1902、1904、1906与处理从光电二极管和tia接收到的数据信号的光学cdr、解帧器、解复用器和驱动器1908之间、以及c-phy发射机1902、1904、1906与低功率接口1910之间的连接。低功率接口1910可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
在该配置1900中，高速数据被从光学链路接收并且在cdr、解帧器、解复用器和驱动器1908处被解帧化和解复用。前向方向上的lp模式数据被从低功率接口1910中的解复用电路发送给c-phy发射机1902、1904、1906。反向lp模式数据由c-phy发射机1902、1904、1906内部的电路系统接收并且由低功率接口1910中的复用电路处理，其中lp模式数据以合适的方式被组合以在带外lp辅助总线上被传达。c-phy解串行化器在光学链路上仅接收高速数据，并且被配置成在带外lp辅助总线上发送和接收所有lp模式数据。
图20是解说根据本文所公开的某些方面提供的桥接器配置2000的第五示例的示意框图。在该配置2000中，桥接器被配置为单向带外信令下的d-phy串行化器。该示图解说了d-phy接收机2002、2004、2006、2008、2010与控制提供给激光驱动器的数据信号的光学成帧器、复用器和驱动器电路2012之间、以及d-phy接收机2002、2004、2006、2008与低功率接口2014之间的连接。低功率接口2014可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
该配置2000以类似于图16的配置1600的方式来操作，具有被配置或重配置为d-phy接收机2002、2004、2006、2008、2010的接收逻辑。d-phy串行化器具有专用于耦合至时钟通道的单独d-phy接收机2010，并且该d-phy接收机2010向光学成帧器、复用器和驱动器电路2012提供时钟信号。
图21是解说根据本文所公开的某些方面提供的桥接器配置2100的第六示例的示意框图。在该配置2100中，桥接器被配置为双向带外信令下的d-phy串行化器。该示图解说了d-phy接收机2102、2104、2106、2108、2110与控制提供给激光驱动器的数据信号的光学成帧器、复用器和驱动器电路2112之间、以及d-phy接收机2102、2104、2106、2108、2110与低功率接口2114之间的连接。低功率接口2114可根据cci协议或者适合于处置导电总线的特性(包括总线的物理长度)的另一协议来配置。
该配置2100以类似于图18的配置1800的方式来操作，具有被配置或重配置为d-phy接收机2102、2104、2106、2108、2110的接收逻辑。d-phy串行化器具有专用于耦合至时钟通道的单独d-phy接收机2110，并且该d-phy接收机2110向光学成帧器、复用器和驱动器电路2112提供时钟信号。
与处理电路相关的附加描述
图22是解说采用可被配置成执行本文所公开的一个或多个功能的处理电路2202的装置的硬件实现的简化示例的概念图2200。根据本公开的各种方面，本文所公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路2202来实现。处理电路2202可包括一个或多个处理器2204，其由硬件和软件模块的某种组合来控制。处理器2204的示例包括：微处理器、微控制器、数字信号处理器(dsp)、现场可编程门阵列(fpga)、可编程逻辑设备(pld)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。该一个或多个处理器2204可包括执行特定功能并且可由软件模块2216之一来配置、扩增或控制的专用处理器。该一个或多个处理器2204可通过在初始化期间加载的软件模块2216的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块2216来进一步配置。
在所解说的示例中，处理电路2202可使用由总线2210一般化地表示的总线架构来实现。取决于处理电路2202的具体应用和整体设计约束，总线2210可包括任何数目的互连总线和桥接器。总线2210将各种电路链接在一起，包括一个或多个处理器2204、和存储2206。存储2206可包括存储器设备和大容量存储设备，并且在本文可被称为计算机可读介质和/或处理器可读介质。总线2210还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口2208可提供总线2210与一个或多个线接口电路2212之间的接口。可针对处理电路所支持的每种联网技术来提供线接口电路2212。在一些实例中，多种联网技术可共享线接口电路2212中出现的电路系统或处理模块中的一些或全部。每个线接口电路2212提供用于通过传输介质与各种其它装置通信的手段。取决于该装置的本质，也可提供用户接口2218(例如，按键板、显示器、扬声器、话筒、操纵杆)，并且该用户接口2218可直接或通过总线接口2208通信地耦合至总线2210。
处理器2204可负责管理总线2210和一般处理，包括对存储在计算机可读介质(其可包括存储2206)中的软件的执行。在这一方面，处理电路2202(包括处理器2204)可被用来实现本文所公开的方法、功能和技术中的任一种。存储2206可被用于存储处理器2204在执行软件时操纵的数据，并且该软件可被配置成实现本文所公开的方法中的任一种。
处理电路2202中的一个或多个处理器2204可执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式驻留在存储2206中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储2206可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括：磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(cd)或数字多功能碟(dvd))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒、或钥匙驱动器)、随机存取存储器(ram)、只读存储器(rom)、可编程rom(prom)、可擦式prom(eprom)、电可擦式prom(eeprom)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可读介质和/或存储2206还可包括载波、传输线、和任何其它用于传送可由计算机访问和读取的软件和/或指令的合适介质。计算机可读介质和/或存储2206可驻留在处理电路2202中、处理器2204中、在处理电路2202外部、或跨包括该处理电路2202在内的多个实体分布。计算机可读介质和/或存储2206可实施在计算机程序产品中。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统上的总体设计约束来最佳地实现贯穿本公开给出的所描述的功能性。
存储2206可维持以可加载代码段、模块、应用、程序等来维持和/或组织的软件，其在本文中可被称为软件模块2216。软件模块2216中的每一者可包括在安装或加载到处理电路2202上并由一个或多个处理器2204执行时有助于运行时映像2214的指令和数据，运行时映像2214控制一个或多个处理器2204的操作。在被执行时，某些指令可使得处理电路2202执行根据本文所描述的某些方法、算法和过程的功能。
软件模块2216中的一些可在处理电路2202初始化期间被加载，并且这些软件模块2216可配置处理电路2202以实现本文所公开的各种功能的执行。例如，一些软件模块2216可配置处理器2204的内部设备和/或逻辑电路2222，并且可管理对外部设备(诸如，线接口电路2212、总线接口2208、用户接口2218、定时器、数学协处理器等)的访问。软件模块2216可包括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路2202提供的各种资源的访问。这些资源可包括存储器、处理时间、对线接口电路2212的访问、用户接口2218等。
处理电路2202的一个或多个处理器2204可以是多功能的，由此软件模块2216中的一些被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器2204可附加地被适配成管理响应于来自例如用户接口2218、线接口电路2212和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，这一个或多个处理器2204可被配置成提供多任务环境，由此多个功能中的每个功能按需或按期望实现为由一个或多个处理器2204服务的任务集。在一个示例中，多任务环境可使用分时程序2220来实现，分时程序2220在不同任务之间传递对处理器2204的控制权，由此每个任务在完成任何未决操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器2204的控制权返回给分时程序1220。当任务具有对一个或多个处理器2204的控制权时，处理电路有效地专用于由与控制方任务相关联的功能所针对的目的。分时程序2220可包括操作系统、在循环基础上转移控制权的主环路、根据各功能的优先级化来分配对一个或多个处理器2204的控制权的功能、和/或通过将对一个或多个处理器2204的控制权提供给处置功能来对外部事件作出响应的中断驱动式主环路。
图23是在终端中的两个设备之一上操作的方法的流程图2300。
在框2302，从第一接口接收第一数据。第一数据可在由第一设备根据第一协议传送的信令中被接收。
在框2304，可针对将被用于将第一数据传送到第二设备的通信链路确定操作模式。该通信链路可包括光路径和电路径。
在框2306，该模式确定要如何处置数据传输。在框2308，在第一操作模式中在光路径上将第一数据传送到第二设备。在框2310，在第二操作模式中根据第一协议在电路径上将第一数据传送到第二设备。
在框2312，根据第三操作模式处置数据传输。在第三模式中，转变第一数据以获得第二数据。随后可根据第二协议在电路径上将第二数据传送到第二设备。
在一些示例中，确定电路径的多个连接器的一个或多个特性。该一个或多个特性可包括该多个连接器的长度。可基于该一个或多个特性来选择第二协议。在第一信令模式中，在第二接口与第二设备之间传达的第三数据可在不变换的情况下被中继。在第二信令模式中，根据第三协议从第二接口接收的第三数据可被变换以获得第四数据。可根据第四协议并且在电路径上将第四数据传送到第二设备。
在一些示例中，可确定与第一数据相关联的数据率。可基于该数据率来选择第二协议。在第三操作模式中，用于传达第二数据的信令模式可以基于与第一数据相关联的数据率以及电路径的多个连接器的一个或多个特性来选择。该一个或多个特性可包括多个连接器中的一个或更多个连接器的长度、多个连接器中的两个或更多个连接器的邻近度、多个连接器中的两个或更多个连接器的共模抑制特性、和/或与多个连接器中的一个或更多个连接器的物理路由相关联的特性。
在一些示例中，可在电路径上以比从第一接口接收第一数据的数据率低的数据率来传送第二数据。在一些实例中，第二协议可以是cci协议、i2c协议或专有协议。
在一些示例中，从第二接口接收到的第三数据可在电路径中的第一多个连接器上被中继给第二设备。在第三操作模式中，在电路径中的第二多个连接器上传送第二数据，第二多个连接器不同于第一多个连接器。在第二操作模式中，可在电路径的第一连接器群上传送第一数据，并且可在电路径的第二连接器群上传送第三数据。第一连接器群和第二连接器群可包括一个或多个不同的连接器。第一连接器群可以不包括第二连接器群中出现的连接器。
图24是解说采用处理电路2402的装置2400的硬件实现的简化示例的示图。该处理电路通常具有处理器2416，该处理器可包括微处理器、微控制器、数字信号处理器、定序器和状态机中的一者或多者。处理电路2402可以用由总线2420一般化地表示的总线架构来实现。取决于处理电路2402的具体应用和整体设计约束，总线2420可包括任何数目的互连总线和桥接器。总线2420将包括一个或多个处理器和/或硬件模块(由处理器2416、模块或电路2404、2406、2408和2410、可配置成通过光和电连接器或导线2414通信的接口电路2412、以及计算机可读存储介质2418表示)的各种电路链接在一起。总线2420还可链接各种其他电路(诸如定时源、外围设备、稳压器和功率管理电路)，这些电路在本领域中是众所周知的，并且因此将不再进一步描述。
处理器2416负责一般性处理，包括执行存储在计算机可读存储介质2418上的软件。该软件在由处理器2416执行时使处理电路2402执行上文针对任何特定装置描述的各种功能。计算机可读存储介质2418也可被用于存储由处理器2416在执行软件时操纵的数据，包括从通过连接器或导线2414传送的码元解码得来的数据，连接器或导线2414可被配置为数据通道和时钟通道。处理电路2402进一步包括模块2404、2406、2408和2410中的至少一个模块。各模块2404、2406、2408、和2410可以是在处理器2416中运行的软件模块、驻留/存储在计算机可读存储介质2418中的软件模块、耦合至处理器2416的一个或多个硬件模块、或其某种组合。2404、2406、2408和/或2410可包括微控制器指令、状态机配置参数、或其某种组合。
在一种配置中，用于数据通信的装置2400包括：被配置成从第一接口接收第一数据的模块和/或电路2408，第一数据在由第一ic设备根据第一协议传送的信令中被接收；被配置成确定用于第一ic设备与第二ic设备之间的通信的操作模式的模块和/或电路2404、2406；模块和/或电路2408、2410、2412，其被配置成在第一操作模式中在光学介质上将第一数据传送到第二设备，在第二操作模式中根据第一协议使用多个电连接器中的两个或更多个电连接器将第一数据传送到第二ic设备，以及在第三操作模式中，转变第一数据以获得第二数据，以及根据第二协议使用多个电连接器将第二数据传送到第二设备。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所述的各个方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。除非特别另外声明，否则术语“一些”指的是“一个或多个”。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。
- 还没有人留言评论。精彩留言会获得点赞！