数据存储装置和数据处理系统的制作方法

本申请要求于2016年11月28日向韩国知识产权局提交的申请号为10-2016-0159248的韩国申请的优先权，其全部内容通过引用并入本文。

技术领域

各种实施例总体涉及一种包括数据存储装置的数据处理系统，该数据存储装置使用非易失性存储器装置作为存储介质。

背景技术：

近来，计算机环境的范例已转变为普适计算，使得可以在任何时间和任何地方使用计算机系统。由于这个事实，诸如移动电话、数码相机和笔记本电脑的便携式电子装置的使用迅速增加。通常，这种便携式电子装置使用一种使用存储器装置的数据存储装置。数据存储装置用于存储将用于便携式电子装置中的数据。

使用存储器装置的数据存储装置提供的优点在于，由于没有机械驱动部件，因此稳定性和耐久性优异，信息存取速度高且功耗小。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。

技术实现要素：

各个实施例涉及一种数据存储装置，其能够通过使用循环冗余校验方案来检测其的电压降状态并将该电压降状态通知主机装置，以及一种主机装置，其能够对电压降状态的数据存储装置执行恢复操作。

在实施例中，数据处理系统可以包括：主机装置；以及数据存储装置，其适于在检测到电压降状态的情况下将主机装置约定(promised)的密钥值(key value)改变为异常密钥值，通过使用异常密钥值产生异常循环冗余校验(CRC)数据，并将异常CRC数据传送到主机装置。

在实施例中，数据处理系统可以包括：数据存储装置，其使用非易失性存储器装置作为存储介质；以及主机装置，其适于向数据存储装置传送请求和数据，数据存储装置包括：电压检测器，其适于在主机装置提供的操作电压的电平低于参考电压的电平的情况下产生电压降信号；CRC块，其适于通过使用主机装置约定的密钥值来产生数据的CRC数据；以及控制单元，其适于基于电压降信号来识别电压降状态并控制CRC块以将密钥值改变为异常密钥值。

根据实施例，由于主机装置可以执行电压降状态的恢复操作，因此可以提高数据存储装置的可靠性和性能。

附图说明

参照附图，通过详细地描述本发明的各个实施例，本发明的上述和其它特征及优点对于本发明所属领域的技术人员来说将变得更加显而易见，其中：

图1是说明根据本发明的实施例的数据处理系统的框图。

图2是说明根据本发明的实施例的循环冗余校验方案的图。

图3是说明根据本发明的实施例的数据存储装置的框图。

图4是说明根据本发明的实施例的传送请求的主机装置和传送对该请求的响应的数据存储装置的图。

图5是说明根据本发明的实施例的能够对异常状态的数据存储装置执行恢复操作的主机装置的图。

图6是说明根据本发明的实施例的包括固态驱动装置(SSD)的数据处理系统的图。

图7是说明图6所示的控制器的示例性配置的图。

图8是说明根据本发明的实施例的包括数据存储装置的数据处理系统的图。

图9是说明根据本发明的另一实施例的包括数据存储装置的数据处理系统的图。

图10是说明根据本发明的又一实施例的包括数据存储装置的网络系统的图。

图11是说明根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的框图。

具体实施方式

在本发明中，在结合附图阅读以下示例性实施例后，本发明的优点、特征及实现它们的方法将变得更加显而易见。然而，本发明可体现为不同的形式，并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例以详细地描述本发明，以便本发明所属领域的技术人员可容易地实施本发明的技术构思。

本文将理解的是，本发明的实施例并不限于附图中所示的细节，并且附图不一定按比例绘制，在一些情况下，比例可被夸大以便更清楚地描绘本发明的某些特征。虽然本文使用特定术语，但是应该理解的是，本文使用的术语仅用于描述具体实施例的目的，并不旨在限定本发明的范围。

如本文所使用的，术语“和/或”包含相关所列项目中的一个或多个的任何和所有组合。将理解的是，当一个元件被称为在另一个元件“上”、“被连接至”或“被联接至”另一个元件时，它可直接在另一个元件上、被直接连接至或被直接联接至另一个元件，或可能存在中间元件。除非上下文另外清楚地指明，否则如本文所使用的单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包括有”说明至少一个所陈述的特征、步骤、操作和/或元件的存在，但不排除一个或多个其它特征、步骤、操作和/或其元件的存在或添加。

在下文中，将参照附图并通过各个实施例的实例来描述数据存储装置和数据处理系统。

图1是说明根据本发明的实施例的数据处理系统1000的框图。

数据处理系统1000可以包括可操作地联接到数据存储装置1200的主机装置1100。数据存储装置1200可以存储将由主机装置1100存取的数据。主机装置1100可以是电子装置，诸如移动电话、MP3播放器、笔记本电脑、台式计算机、游戏机、TV、车载信息娱乐系统等。主机装置1100可以向数据存储装置1200提供用于存储的数据，并且还可以存取数据存储装置1200中存储的数据。数据存储装置1200也可被称为存储器系统。

数据存储装置1200可以根据与主机装置1100联接的主机接口HIF被构造成各种类型的存储装置中的任何一种。例如，数据存储装置1200可以被配置成诸如以下的各种类型的存储装置中的任何一种：固态驱动器，MMC、eMMC、RS-MMC和微-MMC形式的多媒体卡，SD、迷你-SD和微-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡类型的存储装置，外围组件互连(PCI)卡类型的存储装置，高速PCI(PCI-E)卡类型的存储装置，标准闪存(CF)卡，智能媒体卡，存储棒等。

数据存储装置1200可以被制造成诸如以下的各种封装类型中的任何一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。

图2是说明根据本发明的实施例的循环冗余校验方案的图。主机装置1100和数据存储装置1200可以通过使用循环冗余校验(CRC)方案来交换数据。主机装置1100可以通过使用CRC方案向数据存储装置1200传送请求。此外，数据存储装置1200可以通过使用CRC方案来响应主机装置1100的请求。

例如，图2说明通过使用CRC方案传送数据的发送装置(例如，主机装置1100)和响应于这种发送装置的接收装置(例如，数据存储装置1200)的操作流程。

主机装置1100可以基于密钥K生成将被传送到数据存储装置1200的数据D的CRC数据CRCS(图2的过程“①”)。

主机装置1100可以将数据D与CRC数据CRCS一起传送到数据存储装置1200(图2的过程“②”)。

主机装置1100可以传送状态检查命令STC以用于检查传送的数据D是否被正常地接收。主机装置1100可以重复传送STC，直到从数据存储装置1200接收到响应信息RSP(图2的过程“③”到“③n”)。

数据存储装置1200可以基于密钥K生成传送的数据D的CRC数据CRCR(图2的过程“④”)。数据存储装置1200和主机装置1100两者可以使用相同的密钥K。也就是说，主机装置1100和数据存储装置1200可以通过使用相同的密钥K分别生成CRC数据。密钥K可以提前确定。

数据存储装置1200可以比较从主机装置1100传送的CRC数据CRCS和由其自身生成的CRC数据CRCR(图2的过程“⑤”)。在从主机装置1100传送的CRC数据CRCS和由其自身生成的CRC数据CRCR相同的情况下，数据存储装置1200可以确定数据D被正常地传送。相反地，在从主机装置1100传送的CRC数据CRCS和由其自身生成的CRC数据CRCR不同的情况下，数据存储装置1200可以确定数据D被异常地传送。

响应于状态检查命令STC，数据存储装置1200可以将数据D的传送状态传送到主机装置1100。也就是说，数据存储装置1200可以将响应信息RSP和由其自身生成的CRC数据CRCR一起提供给主机装置1100(图2的过程“⑥”)。例如，响应信息RSP可以包括关于数据D的传送状态的信息(在下文中，被称为传送状态信息)。不论数据D是被正常地传送还是异常地传送，传送状态信息都指示数据D是否被传送。此外，响应信息RSP可以包括指示添加到响应信息RSP的CRC数据CRCR是有效的CRC数据还是无效的CRC数据的信息(在下文中，被称为CRC有效性信息)。

主机装置1100可以比较从数据存储装置1200传送的CRC数据CRCR和由其自身生成的CRC数据CRCS(图2的过程“⑦”)。在添加到响应信息RSP的传送的CRC数据CRCR有效的情况下，主机装置1100可以执行比较操作。在从数据存储装置1200传送的CRC数据CRCR和由其自身生成的CRC数据CRCS相同的情况下，主机装置1100可以确定数据D被正常地传送。相反地，在从数据存储装置1200传送的CRC数据CRCR和由其自身生成的CRC数据CRCS不同的情况下，主机装置1100可以确定数据D被异常地传送。在这种情况下，主机装置1100可重新传送数据D。

图3是说明根据本发明的实施例的数据存储装置的框图。

数据存储装置1200可以包括可操作地联接到非易失性存储器装置1230的控制器1210。

控制器1210可以包括主机接口单元1211、控制单元1212、工作存储器1213、存储器控制单元1215、任务队列1216和电压检测器1217。

主机接口单元1211可以接合主机装置1100和数据存储装置1200。例如，主机接口单元1211可以通过使用主机接口HIF与主机装置1100进行通信。主机接口HIF可以是诸如以下的标准传输协议中的任何一种：通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议和高速PCI(PCI-E)协议。

主机接口单元1211可以包括CRC块1211C。CRC块1211C可以执行CRC操作。也就是说，如上文参照图2所述，CRC块1211C可以基于密钥K生成CRC数据CRCR，比较传送的CRC数据CRCS和生成的CRC数据CRCR，并将响应信息RSP传送到主机装置1100。CRC块1211C可以传送CRC数据CRCR和响应信息RSP。

此外，根据识别数据存储装置1200的电压降状态的控制单元1212的控制，CRC块1211C可以将密钥K改变为异常密钥，并且可以基于异常密钥重新生成CRC数据CRCR。稍后将参照图5详细地描述在电压降状态下的CRC块1211C的操作。

控制单元1212可以控制控制器1210的一般操作。控制单元1212可以驱动加载在工作存储器1213中的代码类型的指令或算法，即软件，并且可以控制控制器1210的内部功能块的操作。控制单元1212可以由微控制单元(MCU)或中央处理单元(CPU)来构成。

工作存储器1213可以存储将由控制单元1212驱动的软件。另外，工作存储器1213可以存储驱动软件所需的数据。工作存储器1213可以由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器构成。

存储器控制单元1215可以根据控制单元1212的控制来控制非易失性存储器装置1230。存储器控制单元1215也可被称为存储器接口单元。存储器控制单元1215可以向非易失性存储器装置1230提供控制信号。控制信号可以包括用于控制非易失性存储器装置1230的命令、地址、控制信号等。存储器控制单元1215可以向非易失性存储器装置1230提供数据或者可以被提供从非易失性存储器装置1230读出的数据。

任务队列1216可以存储基于从主机装置1100传送的请求而生成的任务。该任务可以指将由数据存储装置1200或者控制单元1212执行的工作列表、命令等以处理从主机装置1100传送的请求。任务队列1216也可以被称为命令队列。任务队列1216可以包括在主机接口单元1211中。

电压检测器1217可以检测从外部装置，例如主机装置1100，提供的数据存储装置1200的操作电压的电平。电压检测器1217可以基于检测操作电压的电平的结果向控制单元1212提供电压降信号VD。例如，在从主机装置1100提供的操作电压的电平低于参考电平的情况下，电压检测器1217可以向控制单元1212提供电压降信号VD。

非易失性存储器装置1230可以通过信道CH与控制器1210联接，信道CH指能够传送命令、地址、控制信号和数据的一条信号线(或多条信号线)。非易失性存储器装置1230可以用作数据存储装置1200的存储介质。

非易失性存储器装置1230可以由诸如以下的各种类型的非易失性存储器装置中的任何一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化合物合金的相变随机存取存储器(PCRAM)和使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)和电阻式随机存取存储器(RERAM)是能够随机访问存储器单元的非易失性随机存取存储器装置的实例。非易失性存储器装置1230可以由NAND闪速存储器装置和上述各种类型的非易失性随机存取存储器装置中的任一种的组合来配置。

图4是说明根据本发明的实施例的传送请求的主机装置1100和传送对该请求的响应的数据存储装置1200的图。作为实例，假设示例性描述主机装置1100传送五个请求RQ1至RQ5以及数据存储装置1200处理分别对应于请求RQ1至RQ5的任务TSK1至TSK5。

主机装置1100可以将请求RQ1至RQ5顺序地或随机地传送到数据存储装置1200。不论先前传送的请求的任务是否完成，主机装置1100可传送另一个请求。如图4所示，作为实例，假设所有的请求RQ1至RQ5都被顺序地传送。

数据存储装置1200可以基于传送的请求RQ1至RQ5分别生成任务TSK1至TSK5。所生成的任务TSK1至TSK5可以存储在任务队列1216中。数据存储装置1200可以顺序地或随机地处理生成的任务TSK1至TSK5。数据存储装置1200可以优先地处理较早传送的请求的任务，或者可以根据处理优先级优先处理任务或者优先处理需要较短处理时间的任务。

数据存储装置1200可以向主机装置1100提供指示与所提供的请求相对应的任务完成的响应。例如，参照图4，数据存储装置1200可以针对任务TSK1和任务TSK4中的每一个向主机装置1100传送通知主机装置1100任务TSK1和任务TSK4已经完成的响应。例如，当任务TSK1完成时，可以向主机装置1100传送响应，通知主机装置1100任务TSK1已经完成。此外，当任务TSK4完成时，可以向主机装置1100传送响应，通知主机装置1100任务TSK4已经完成。

主机装置1100可以基于数据存储装置1200的响应来识别对应于请求RQ1和请求RQ4的任务TSK1和任务TSK4的处理已经完成。此外，主机装置1100可以识别由于尚未从数据存储装置1200接收到相应的响应，所以对应于请求RQ2、RQ3和RQ5的任务TSK2、TSK3和TSK5的处理尚未完成。在这种状态下，如果数据存储装置1200通知异常状态，则主机装置1100可以执行对分别对应于请求RQ2、RQ3和RQ5的未完成任务TSK2、TSK3和TSK5进行处理的恢复操作。

图5是说明根据本发明的实施例的能够对异常状态的数据存储装置1200执行恢复操作的主机装置1100的图。在图5的描述中，将示例性地说明处理图4的任务TSK1至TSK5的数据存储装置1200。也就是说，假设任务TSK1和任务TSK4已经完成，任务TSK3正在被处理以及任务TSK2和任务TSK5被预定为将被处理。

主机装置1100可以重复地传送状态检查命令STC，用于检查对应于提供的请求的任务是否被处理，直到从数据存储装置1200传送响应RSP(图5的过程“①”到“①n”)。

数据存储装置1200可以检测数据存储装置1200的电压降(图5的过程“②”)。例如，当从电压检测器1217传送电压降信号VD时，数据存储装置1200的控制单元1212可以识别数据存储装置1200的电压降状态。在该实例中，假设在数据存储装置1200正在处理任务TSK3时，电压检测器1217检测到电压降并产生电压降信号VD。

当电压降状态被识别(图5的过程“②”)时，数据存储装置1200随后可以改变用于生成CRC数据的密钥K(图5的过程“③”)。也就是说，控制单元1212可以控制主机接口单元1211的CRC块1211C来改变用于生成CRC数据的密钥K。根据控制单元1212的控制，CRC块1211C可以将主机装置1100预先确定的密钥K改变为异常密钥K_ABN。

然后，数据存储装置1200可以使用异常密钥K_ABN生成CRC数据CRCR(图5的过程“④”)。例如，CRC块1211C可以基于异常密钥K_ABN生成与当前处理的任务TSK3对应的数据D以及预定待处理的预定的任务TSK2或任务TSK5的CRC数据CRCR。由于CRC数据基于与主机装置1100起初预先预定的密钥K不同的异常密钥K_ABN生成，所以基于异常密钥K_ABN生成的CRC数据CRCR将与主机装置1100针对分别对应于当前处理的任务TSK3以及预定的任务TSK2和TSK5的请求RQ3、RQ2和RQ5中的每个生成的CRC数据CRCS不匹配。因此，为了向主机装置1100通知异常状态，生成有意改变的CRC数据CRCR。

数据存储装置1200可以响应于重复传送的状态检查命令STC向主机装置1100提供响应信息RSP和由其自身生成的CRC数据CRCR(图5的过程“⑤”)，直到从数据存储装置1200接收到对应于状态检查命令请求STC的响应RSP。例如，响应信息RSP可以包括指示对应于所提供的请求的任务完成的处理状态信息。此外，响应信息RSP可以包括CRC有效性信息。

主机装置1100可以比较从数据存储装置1200传送的CRC数据CRCR和由其自身生成的CRC数据CRCS，并且当添加到响应信息RSP的传送的CRC数据CRCR有效时，确定CRC数据CRCS和CRCR彼此不同(图5的过程“⑥”)。也就是说，在从数据存储装置1200传送的CRC数据CRCR和由其自身生成的CRC数据CRCS不相同并且处理状态信息从数据存储装置1200被提供的情况下，主机装置1100可以确定数据存储装置1200处于异常状态(例如，电压降状态)。

当确定数据存储装置1200处于异常状态时，主机装置1100可以执行恢复操作(图5的过程“⑦”)。例如，主机装置1100可以通过提供初始化命令或初始化信号来初始化数据存储装置1200。在数据存储装置1200初始化之后，主机装置1100可以重新传送对应于未完成的任务的请求(即分别对应于未完成的任务TSK2、TSK3和TSK5的请求RQ2、RQ3和RQ5)。对于对应于未完成的任务的请求，处理状态信息尚未从数据存储装置1200传送。

以这种方式，数据存储装置1200可以通过使用CRC方案来向主机装置1100通知异常状态(例如，电压降状态)。此外，主机装置1100可以对异常状态的数据存储装置1200执行恢复操作。

图6是说明根据本发明的实施例的包括固态驱动器(SSD)2200的数据处理系统2000的图。参照图6，数据处理系统2000可以包括可操作地联接到SSD 2200的主机装置2100。

SSD 2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。

控制器2210可以控制SSD 2200的一般操作。

缓冲存储器装置2220可临时存储将存储在非易失性存储器装置2231至223n中的数据。此外，缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n中读出的数据。临时存储在缓冲存储器装置2220中的数据可以根据控制器2210的控制被传送到主机装置2100或非易失性存储器装置2231至223n。

非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以分别通过多个信道CH1至CHn与控制器2210联接。一个或多个非易失性存储器装置可以联接到一个信道。联接到每个信道的非易失性存储器装置可以被联接到相同的信号总线和数据总线。

电源2240可以将通过电源连接器2260输入的电力PWR提供到SSD2200的内部。电源2240可以包括辅助电源2241。当发生突然断电时，辅助电源2241可以提供电力以允许SSD 2200正常终止。辅助电源2241可以包括能够对电力PWR进行充电的大容量电容器。

控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置2100和SSD 2200之间的接口方案，信号连接器2250可以由各种类型的连接器构成。

图7是说明图6所示的控制器2210的示例性配置的图。参照图7，控制器2210可以包括主机接口单元2211、控制单元2212、随机存取存储器2213、错误校正码(ECC)单元2214和存储器接口单元2215。

主机接口单元2211可以根据主机装置2100的协议来连接主机装置2100和SSD 2200。例如，主机接口单元2211可以通过以下中的任何一个与主机装置2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议和通用闪速存储(UFS)协议。此外，主机接口单元2211可以执行磁盘仿效功能，以支持主机装置2100将SSD 2200识别为通用数据存储装置，例如硬盘驱动器(HDD)。

控制单元2212可以分析和处理从主机装置2100输入的信号SGL。控制单元2212可以根据用于驱动SSD 2200的固件或软件来控制内部功能块的操作。随机存取存储器2213可以用作驱动这样的固件或软件的工作存储器。

错误校正码(ECC)单元2214可以产生将被传送到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起被存储在非易失性存储器装置2231至223n中。错误校正码(ECC)单元2214可以基于奇偶校验数据来检测从非易失性存储器装置2231至223n中读出的数据的错误。如果检测的错误在可校正的范围内，则错误校正码(ECC)单元2214可以校正检测的错误。

存储器接口单元2215可以根据控制单元2212的控制向非易失性存储器装置2231至223n提供诸如命令和地址的控制信号。此外，存储器接口单元2215可以根据控制单元2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口单元2215可以将存储在缓冲存储器装置2220中的数据提供给非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n中读出的数据提供给缓冲存储器装置2220。

图8是说明根据本发明的实施例的包括数据存储装置3200的数据处理系统3000的图。参照图8，数据处理系统3000可以包括可操作地联接到数据存储装置3200的主机装置3100。

主机装置3100可以以板的形式诸如印刷电路板来构造。尽管未示出，但主机装置3100可以包括用于执行主机装置的功能的内部功能块。

主机装置3100可以包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可以安装到连接端子3110。

数据存储装置3200可以以板的形式诸如印刷电路板来构造。数据存储装置3200可以被称为存储器模块或存储卡。数据存储装置3200可以包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231和3232、电源管理集成电路(PMIC)3240以及连接端子3250。

控制器3210可以控制数据存储装置3200的一般操作。控制器3210可以以与图6所示的控制器2210相同的方式来配置。

缓冲存储器装置3220可临时存储将存储在非易失性存储器装置3231和3232中的数据。此外，缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232中读出的数据。临时存储在缓冲存储器装置3220中的数据可以根据控制器3210的控制被传送到主机装置3100或非易失性存储器装置3231和3232。

非易失性存储器装置3231和3232可以用作数据存储装置3200的存储介质。

PMIC 3240可以将通过连接端子3250输入的电力提供到数据存储装置3200的内部。PMIC 3240可以根据控制器3210的控制来管理数据存储装置3200的电力。

连接端子3250可以联接到主机装置3100的连接端子3110。通过连接端子3250，诸如命令、地址、数据等的信号和电力可以在主机装置3100和数据存储装置3200之间传送。连接端子3250可以根据主机装置3100和数据存储装置3200之间的接口方案被构造成各种类型。连接端子3250可以设置在数据存储装置3200的任一侧上。

图9是说明根据本发明的实施例的包括数据存储装置4200的数据处理系统4000的图。参照图9，数据处理系统4000可以包括可操作地联接到数据存储装置4200的主机装置4100。

主机装置4100可以以板的形式诸如印刷电路板来构造。尽管未示出，但主机装置4100可以包括用于执行主机装置的功能的内部功能块。

数据存储装置4200可以以表面安装型封装的形式来构造。数据存储装置4200可以通过锡球4250安装到主机装置4100。数据存储装置4200可以包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。

控制器4210可以控制数据存储装置4200的一般操作。控制器4210可以以与图6所示的控制器2210相同的方式来配置。

缓冲存储器装置4220可以临时存储将被存储在非易失性存储器装置4230中的数据。此外，缓冲存储器装置4220可以临时存储从非易失性存储器装置4230中读出的数据。临时存储在缓冲存储器装置4220中的数据可以根据控制器4210的控制被传送到主机装置4100或非易失性存储器装置4230。

非易失性存储器装置4230可以用作数据存储装置4200的存储介质。

图10是说明根据本发明的实施例的包括数据存储装置5200的网络系统5000的图。参照图10，网络系统5000可以包括服务器系统5300和通过网络5500联接的多个客户端系统5410至5430。

服务器系统5300可以响应于来自多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可以存储从多个客户端系统5410至5430提供的数据。对于另一实例，服务器系统5300可以向多个客户端系统5410至5430提供数据。

服务器系统5300可以包括主机装置5100和数据存储装置5200。数据存储装置5200可以由图1所示的数据存储装置1200、图6所示的数据存储装置2200、图8所示的数据存储装置3200或图9所示的数据存储装置4200来构造。

图11是说明根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的示例性配置的框图。参照图11，非易失性存储器装置1230可以包括存储器单元阵列1231、行解码器1232、数据读取/写入块1233、列解码器1234、电压发生器1235和控制逻辑1236。

存储器单元阵列1231可包括布置在字线WL1至WLm和位线BL1至BLn相互相交的区域处的存储器单元MC。

行解码器1232可以通过字线WL1至WLm与存储器单元阵列1231联接。行解码器1232可以根据控制逻辑1236的控制进行操作。行解码器1232可以对从外部装置(未示出)提供的地址进行解码。行解码器1232可以基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器1232可以将从电压发生器1235提供的字线电压提供给字线WL1至WLm。

数据读取/写入块1233可以通过位线BL1至BLn与存储器单元阵列1231联接。数据读取/写入块1233可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块1233可以根据控制逻辑1236的控制进行操作。数据读取/写入块1233可以根据操作模式作为写入驱动器或读出放大器进行操作。例如，数据读取/写入块1233可以操作为在写入操作中将从外部装置提供的数据存储在存储器单元阵列1231中的写入驱动器。对于另一个实例，数据读取/写入块1233可以操作为在读取操作中从存储器单元阵列1231中读出数据的读出放大器。

列解码器1234可以根据控制逻辑1236的控制进行操作。列解码器1234可以解码从外部装置提供的地址。列解码器1234可以基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块1233的读取/写入电路RW1至RWn和数据输入/输出线(或数据输入/输出缓冲器)联接。

电压发生器1235可以产生将用于非易失性存储器装置1230的内部操作的电压。通过电压发生器1235产生的电压可以应用于存储器单元阵列1231的存储器单元。例如，在编程操作中产生的编程电压可以应用于将对其进行编程操作的存储器单元的字线。对于另一实例，在擦除操作中产生的擦除电压可以应用于将对其执行擦除操作的存储器单元的阱区域(well area)。对于另一实例，在读取操作中产生的读取电压可以应用于将对其执行读取操作的存储器单元的字线。

控制逻辑1236可基于从外部装置提供的控制信号来控制非易失性存储器装置1230的一般操作。例如，控制逻辑1236可控制非易失性存储器装置1230的操作，诸如非易失性存储器装置1230的读取、写入和擦除操作。

虽然上面已经描述了各个实施例，但是本领域技术人员将理解的是，描述的实施例仅仅是实例。因此，本文描述的数据存储装置和数据处理系统不应该仅限于所描述的实施例。在不脱离由所附权利要求限定的本发明的精神和范围的情况下，本发明所属领域的技术人员可以设想许多其它实施例及其变型。