高速串行接口装置与其数据传输方法与流程

本发明是有关于芯片间的数据传输，且特别是有关于一种高速串行接口装置与其数据传输方法。

背景技术：

随着人们对数据量的需求越来越大，对芯片内部接口传输速度也提出了新的挑战。传统的并行接口逐渐显示出不足之处。相比较于传统的并行接口，新兴的jesd204b接口在功耗及管脚数目方面具有明显的优势。此外，jesd204b接口可提供更高效率的传输，因此适于作为模拟数字转换器或数字模拟转换器的传输接口。基于上述种种优点，jesd204b接口逐渐成为新的主流接口标准。

一般而言，jesd204b接口用以进行高速率的大量数据传输，而不会用来传输芯片间的控制信息或让芯片双方交换内部寄存器的状态信息。因此，配置有jesd204b接口的芯片通常还配置有另一个低速传输接口，以于芯片间传输一些控制信息或芯片内部寄存器的状态信息。上述的低速传输接口例如是内部整合电路(inter-integratedcircuit，i2c)接口或串行外围接口(serialperipheralinterface，spi)界面等等。然而，基于在芯片内额外配置各式传输接口的需求，芯片的引脚数量也将随的增加。芯片的引脚数量将直接影响芯片的面积与制造成本，因此如何有效减少晶面的引脚数量为本领域技术人员所关心的议题之一。

技术实现要素：

有鉴于此，本发明提供一种高速串行接口装置与其数据传输方法，其可减少芯片引脚并降低芯片整体面积。

本发明的一实施例提供一种高速串行接口装置，其包括信息处理电路、编码电路，以及高速串行接口电路。信息处理电路响应于一数据传输任务而产生第一配置信息，上述的数据传输任务用以存取另一高速串行接口装置的储存单元。编码电路耦接信息处理电路，对第一配置信息进行编码处理而产生第一编码配置命令。高速串行接口电路耦接编码电路，基于高速串行接口协议将第一编码配置命令嵌入至多个第一数据样本的控制位之中，并传送该多个第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行上述的数据传输任务。

于本发明的一实施例中，上述第一编码配置命令包括前导符、起始位、操作命令、目标地址，以及特定数据。

于本发明的一实施例中，当上述操作命令为读取命令时，第一编码配置命令的特定数据为读取序号。当上述操作命令为写回数据命令时，第一编码配置命令的特定数据为写回读数据。当上述操作命令为写入命令时，第一编码配置命令的特定数据为写入数据。

于本发明的一实施例中，上述前导符包括多个前导符位，每一前导符位为第一位值。上述起始位为第二位值，且第一位值相异于第二位值。

于本发明的一实施例中，上述操作命令包括多个命令位，并且上述目标地址包括多的地址位。上述特定数据包括多个特定数据位，并且上述前导符位的数量大于起始位的数量、操作位的数量、地址位的数量，以及特定数据位的数量的总和。

于本发明的一实施例中，上述高速串行接口电路从另一高速串行接口装置接收组成多个第二帧的多个第二数据样本，而高速串行接口装置更包括解码电路。解码电路耦接于信息处理单元与高速串行接口电路之间，通过高速串行接口电路获取各第二数据样本的控制位而获取第二编码配置命令，并对第二编码配置命令进行译码处理而提取第二配置信息。信息处理电路依据第二配置信息执行一操作，以进行高速串行接口装置发起的数据传输任务或进行另一高速串行接口装置发起的另一数据传输任务。

于本发明的一实施例中，上述操作包括从第二配置信息获取写回读数据、将写入数据储存至高速串行接口装置的储存单元之中，或者依据第二配置信息中的目标地址从高速串行接口装置的储存单元获取写回读数据。

于本发明的一实施例中，若上述数据传输任务为将写入数据传输至另一高速串行接口装置，第一编码配置命令的操作命令为写入命令。若上述数据传输任务为从另一高速串行接口装置读取数据时，第一编码配置命令的操作命令为读取命令，第二编码配置命令的操作命令为写回数据命令，且上述操作为从第二配置信息获取写回读数据。

于本发明的一实施例中，上述高速串行接口电路包括接口发送器与接口接收器。接口发送器耦接编码电路，而接口接收器耦接解码电路。

于本发明的一实施例中，上述高速串行接口协议包括jesd204b协议。

从另一观点来看，本发明提出一种基于高速串行接口的数据传输方法，所述方法包括下列步骤。响应于一数据传输任务而产生第一配置信息，数据传输任务用以存取另一高速串行接口装置的储存单元。对第一配置信息进行编码处理而产生第一编码配置命令。基于一高速串行接口协议，将第一编码配置命令嵌入至多个第一数据样本的控制位之中。依据高速串行接口协议传送第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行该数据传输任务。

基于上述，在本发明的一实施例中，当高速串行接口装置企图存取另一高速串行接口装置的储存单元时，高速串行接口装置可将配置信息编码后嵌入至高速串行接口协议所规范的多个数据样本的控制位之中，致使另一高速串行接口装置响应于接收该多个数据样本所组成的多个帧而可以译码出配置信息。于是，另一高速串行接口可依据配置信息而储存写入数据。或者，另一高速串行接口可依据配置信息而读取储存单元中的写回读数据，并将写回读数据回传给产生配置信息的高速串行接口装置。如此一来，原本用以传输上述配置信息的另一传输接口的配置可省略。通过省略配置传输接口至芯片内，芯片的引脚数量可减少，并因此降低芯片面积。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

【附图说明】

图1是根据本发明的一实施例所绘示的高速串行接口装置的示意图。

图2是根据本发明的一实施例所绘示的一个帧的示意图。

图3是根据本发明的一实施例所绘示的编码配置命令的示意图。

图4a是根据本发明的一实施例所绘示的数据传输的示意图。

图4b是根据本发明的一实施例所绘示的数据传输的示意图。

图5a是根据本发明的一实施例所绘示的数据传输方法的流程图。

图5b是根据本发明的一实施例所绘示的数据传输方法的流程图。

【符号说明】

100、200：高速串行接口装置

110、210：信息处理电路

130、250：编码电路

140、240：高速串行接口电路

150、230：解码电路

120、220：储存单元

141、242：界面发送器

241、142：接口接收器

m1：第一配置信息

m2：第二配置信息

f1_1～f1_n：第一帧

f2_1～f2_n：第二帧

s1～s8：数据样本

cs：控制位

f1：帧

31：前导符

32：起始位

33：操作命令

34：目标地址

35：特定数据

cmd1、x1：第一编码配置命令

x2：第二编码配置命令

41：读取命令

42、44、48：目标地址

43：写回数据命令

45：写回读数据

47：写入命令

49：写入数据

s501～s508：步骤

【具体实施方式】

现将详细参考本示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件代表相同或类似部分。

先说明的是，在以下的实施例中将以jesd204b接口作为本发明的高速串行接口进行说明。然而，本发明并不限制于此，本发明中呈现的相同概念可由所属领域的技术人员应用于任何其他的高速串行界面中。

图1是根据本发明的一实施例所绘示的高速串行接口装置的示意图。请参照图1，高速串行接口装置100与另一高速串行接口装置200。高速串行接口装置200可例如是具有模拟数字转换器的系统芯片，但本发明并不限制于此。高速串行接口装置100包括信息处理电路110、储存单元120、编码电路130、解码电路150，以及高速串行接口电路140。相似的，高速串行接口装置200包括信息处理电路210、储存单元220、编码电路250、解码电路230，以及高速串行接口电路240。

当高速串行接口装置100执行一数据传输任务而需要存取高速串行接口装置200的储存单元220时，高速串行接口装置100的信息处理电路110可响应于此数据传输任务而产生第一配置信息m1。上述的高速串行接口装置200的储存单元220例如是寄存器或内存。

编码电路130耦接信息处理电路110，接收上述第一配置信息m1，并对第一配置信息m1进行编码处理而产生第一编码配置命令x1。接着，编码电路130可将此第一编码配置命令x1传送至支持高速串行接口协议的高速串行接口电路140，使高速串行接口电路140基于高速串行接口协议将第一编码配置命令x1嵌入至多个第一数据样本的控制位之中。高速串行接口电路140耦接编码电路130并支持高速串行接口协议，且包括接口发送器141与接口接收器142。接口发送器141耦接编码电路130，而接口接收器142耦接解码电路150。相似的，高速串行接口装置200的高速串行接口电路240也包括接口发送器242与接口接收器241。如图1所示，高速串行接口电路140的接口发送器141连接高速串行接口电路240的接口接收器241，且高速串行接口电路140的接口接收器142连接高速串行接口电路240的接口发送器242。

详细而言，基于高速串行接口协议的规范，待传送的数据将被框架化为多个帧，该多个帧分别由多个数据样本所组成，且每一数据样本都具有可供弹性使用的至少一控制位。于本实施例中，耦接编码电路130的高速串行接口电路140可基于高速串行接口协议而产生多个第一帧f1_1～f1_n。如前所述，每个帧包含多个第一数据样本，且每个第一数据样本包含至少一个控制位。高速串行接口电路140的接口发送器141可将第一编码配置命令x1嵌入在多个第一帧f1_1～f1_n内的控制位。

在一实施例中，高速串行接口电路140可将该多个第一数据样本所组成的多个第一帧f1_1～f1_n传送至另一高速串行接口装置200。并且，通过将第一编码配置命令x1嵌入第一数据样本的控制位的方式，第一编码配置命令x1可以被传送至另一高速串行接口装置200而进行上述的数据传输任务。详细而言，接口发送器141可包括串化器(serializer)，以经由至少一条传输通道(transmissionlane)将该多个第一帧f1_1～f1_n串行输出至接口接收器241。由于第一编码配置命令x1已经嵌入于该多个第一帧f1_1～f1_n的控制位之中，因此第一编码配置命令x1可基于第一帧f1_1～f1_n的传送而被高速串行接口装置200的接口接收器241所接收。

接口接收器241接收第一帧f1_1～f1_n，并且基于高速串行接口协议来解框架化第一帧f1_1～f1_n而从第一帧f1_1～f1_n的控制位内提取出第一编码配置命令x1。接着，接口接收器241输出第一编码配置命令x1至解码电路230，解码电路230可译码第一编码配置命令x1而还原第一配置信息m1，并且将第一配置信息m1输出至信息处理电路210。

如此一来，信息处理电路210可依据第一配置信息m1的内容而将来自高速串行接口装置100的数据写入储存单元220。或者，信息处理电路210可依据第一配置信息m1的内容而依据来自高速串行接口装置100的数据执行其他后续的对应操作。又或者，信息处理电路210可依据第一配置信息m1的内容而从储存单元220内获取写回读数据，并将写回读数据回传给高速串行接口装置100。基此，存取另一高速串行接口装置200的储存单元220的数据传输任务可借由高速串行接口而完成。值得一提的是，由于上述数据传输任务的数据都是通过第一帧f1_1～f1_n的控制位来传送，因此高速串行接口装置100与另一高速串行接口装置200可同时通过第一帧f1_1～f1_n的第一数据样本进行高速率的大量数据传输。

相似的，当高速串行接口装置200执行另一数据传输任务而需要存取高速串行接口装置100时，高速串行接口装置200的信息处理电路210可响应于数据传输任务而产生第二配置信息m2。具体实施方式如前所述，就不再说明。

值得注意的是，当高速串行接口装置100发起的数据传输任务为读取高速串行接口装置200的储存单元220内的数据时，为了将写回读数据回传给高速串行接口装置100，信息处理电路210解析第一配置信息m1后，可依据解析的结果读取储存单元220中对应的数据。接着，信息处理电路210产生第二配置信息m2，以将第一配置信息m1中欲读取的数据传送至高速串行接口装置100。

编码电路250可执行与编码电路130相似的操作与原理，根据第二配置信息m2产生第二编码配置命令x2。且接口发送器242将欲传输的数据框架化为第二帧f2_1～f2_n后，将第二编码配置命令x2嵌入在多个第二帧f2_1～f2_n的控制位上，并可将该多个被嵌入第二编码配置命令x2的第二帧f2_1～f2_n传送至高速串行接口装置100。进一步来说，高速串行接口电路140可从另一高速串行接口装置200接收组成多个第二帧f2_1～f2_n的多个第二数据样本。于是，解码电路150可通过高速串行接口电路140获取各第二数据样本的控制位而获取第二编码配置命令x2，并对第二编码配置命令x2进行译码处理而提取出第二配置信息m2。信息处理电路110可依据第二配置信息m2而对应执行操作。

综上所述，当高速串行接口装置100欲读取高速串行接口装置200的储存单元220的数据时，可将欲读取数据的第一配置信息m1通过上述方式传送至高速串行接口装置200。高速串行接口装置200接收到第一配置信息m1后，先至储存单元220读取对应的读取数据，并将带有此读取数据的第二配置信息m2传送回高速串行接口装置100，以完成读取数据的任务。当高速串行接口装置100欲将写入数据写入至高速串行接口装置200的储存单元220时，可将带有写入数据的第一配置信息m1通过上述方式传送至高速串行接口装置200。高速串行接口装置200接收并还原第一配置信息m1后，即可对应执行写入的程序。

以高速串行接口协议为jesd204b协议为例，高速串行接口电路140、240包括jesd204b协议的传输层(transportlayer)电路、物理层(physicallayer)电路以及链结层(linklayer)电路等可具体执行jesd204b协议所需的电路。

以下进一步说明将第一编码配置命令嵌入至第一帧/第二帧之中的范例。以高速串行接口协议为jesd204b协议为例，待传送的数据被映像为对应至一个传输信道的多个8位字节(octets)，而多个8位字节组成一个帧(即图1所示的第一帧f1_1～f1_n与第二帧f2_1～f2_n)。此外，一个帧可包括至少一数据样本(即组成第一帧f1_1～f1_n与第二帧f2_1～f2_n的第一数据样本与第二数据样本)，而每一数据样本可携带1至3个控制位。需说明的是，单一数据样本的总位数、单一数据样本内的控制位的数量，与单一帧内的数据样本的数量可依据实际需求而调整，本发明对此并不限制。

图2是根据本发明的一实施例所绘示的一个帧的示意图。请参照图2的范例，帧f1可由13个8位字节组成。此外，帧f1可包括多个数据样本s1～s8，且每一数据样本s1～s8可携带1个控制位与12个样本位。也就是说，每一数据样本s1～s8的总位数为13位，且帧f1可带有8个控制位cs。这8个控制位cs可用来传输本发明的编码配置命令(即编码第一配置信息m1与第二配置信息m2而产生的第一编码配置命令x1与第二编码配置命令x2)。可以知道的，于图2的范例中，当编码配置命令的位数大于8时，编码配置命令需要通过多个帧来传输。

于图2的范例中，数据样本s1～s8的控制位cs集中配置于帧f1的结尾，但本发明并不限制于此。于其他实施例中，数据样本s1～s8的控制位可集中配置于帧f1的开头，或者打散配置于各个数据样本s1～s8的尾端。然而，jesd204b协议的传输层标准给出了非常灵活的帧格式，图2仅为示范性说明并非用以限定本发明。

以下进一步说明编码第一配置信息而产生第一配置指令的范例。图3是根据本发明的一实施例所绘示的第一编码配置命令的示意图。请参照图3，第一编码配置命令cmd1为图1所示的第一编码配置命令x1的一种范例，第一编码配置命令cmd1包括前导符31、起始位32、操作命令33、目标地址34，以及特定数据35。于一实施例中，当操作命令33为读取命令时，第一编码配置命令cmd1的特定数据35为读取序号。当操作命令33为写回数据命令时，第一编码配置命令cmd1的特定数据35为写回读数据。当操作命令33为写入命令时，第一编码配置命令cmd1的特定数据35为写入数据。

于图3的范例中，前导符31包括28个前导符位，且前导符位皆为第一位值‘1’。起始位为相异于第一位值‘1’的第二位值‘0’。操作命令33包括2个命令位，并且目标地址34包括8个地址位。特定数据35包括16个特定数据位。基于上述配置，当高速串行接口装置100传送带有第一编码配置命令cmd1的多个第一帧f1_1～f1_n给高速串行接口装置200，第一编码配置命令cmd1内的前导符31、起始位32、操作命令33、目标地址34，以及特定数据35可依照顺序被高速串行接口装置200接收。

需特别说明的是，于一实施例中，为了让接收第一编码配置命令cmd1的接收端可识别出第一编码配置命令cmd1的开端而正确译码，前导符31可由全部为第一位值的多个前导符字节成，起始位32可由全部为第二位值的至少一起始字节成。并且，前导符位的数量将大于起始位的数量、操作位的数量、地址位的数量，以及特定数据位的数量的总和。如图3的范例所示，起始位的数量、操作位的数量、地址位的数量，以及特定数据位的数量的总和等于27个位(1+2+8+16＝27)，因此前导符位的数量经配置而至少等于28个位。然而，图3仅为示范性说明并非用以限定本发明，本发明对于前导符位以及起始位的数目可不被限制。命令位、目地址位，以及特定数据位的数目也可是实际需求而配置。

另外需要说明的是，于一实施例中，带有操作指令、目标地址与特定数据的编码配置命令可以n个帧为周期而传送。以图2的帧格式与图3的第一编码配置命令为范例，由于第一编码配置命令cmd1的数据量为55位，而每一个帧仅能传送8位的数据量，因此第一编码配置命令cmd1需要通过如图2所示的至少7个帧来传送。

图4a是根据本发明的一实施例所绘示的数据传输的示意图。请参照图4a，若高速串行接口装置100发起的数据传输任务为从另一高速串行接口装置200读取数据时，第一编码配置命令x1的操作命令为读取命令。解码电路230译码第一编码配置命令x1后将第一配置信息m1输出至信息处理电路210，其中，第一配置信息m1包括读取命令41以及目标地址‘a’42。因此，信息处理电210可依据读取命令41以及目标地址‘a’42而获取储存单元220中位于目标地址‘a’的数据‘a’。之后，信息处理电210可输出包括写回数据命令43、目标地址‘a’44，以及写回读数据‘a’45的第二配置信息m2。编码电路250编码第二配置信息m2而产生第二编码配置命令x2，并将第二编码配置命令x2嵌入至多个第二帧内的控制位中，致使第二编码配置命令x2可通过多个第二帧而回传给高速串行接口装置100。如此一来，高速串行接口装置100的信息处理电路120可通过接收第二编码配置命令x2而从第二配置信息m2获取写回读数据‘a’45。

图4b是根据本发明的一实施例所绘示的数据传输的示意图。请参照图4b，若高速串行接口装置100发起的数据传输任务为将写入数据传输至另一高速串行接口装置200，第一编码配置命令x1的操作命令为写入命令。进一步而言，解码电路230译码第一编码配置命令x1后将第一配置信息m1输出至信息处理电路210，其中第一配置信息m1包括写入命令47、目标地址‘b’48、以及写入数据‘b’49。因此，信息处理电210可依据写入命令47与目标地址‘b’48而将写入数据‘b’49写入至储存单元220中的目标地址‘b’指出的储存空间。

基于上述，因应于不同种类的数据传输任务，信息处理电路210可响应于接收到第一配置信息m1而执行的操作包括：从第一配置信息m1获取写回读数据，将第一配置信息m1中的写入数据储存至高速串行接口装置200的储存单元220之中，或者依据第一配置信息m1中的目标地址从自己的储存单元220获取写回读数据。基于相同的原理，信息处理电路110可响应于接收到第二配置信息m2而执行的操作包括：从第二配置信息m2获取写回读数据，将第二配置信息m2中的写入数据储存至高速串行接口装置100的储存单元120之中，或者依据第二配置信息m2中的目标地址从自己的储存单元120获取写回读数据。

值得一提的是，无论是图4a的数据读取任务，或者是图4b的数据写入任务，数据在传输过程均是采用单向传输的方式，而没有采用需要回传响应的握手(handshake)程序。借此可提高两个高速串行接口装置100、200之间的带宽利用率。

图5a与图5b是根据本发明的一实施例所绘示的数据传输方法的流程图。本实施例的数据传输方法的相关实施细节以及相关装置特征可由上述关于图1至图4b的各实施例的叙述当中，获得足够的教示、建议以及实施方式，在此不再加以赘述。

请参照图5a，于步骤s501，响应于发起数据传输任务而产生第一配置信息。于步骤s502，对第一配置信息进行编码处理而产生第一编码配置命令。于步骤s503，基于高速串行接口协议，将第一编码配置命令嵌入至多个第一数据样本的控制位之中。于步骤s504，依据高速串行接口协议传送第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行数据传输任务。

请参照图5b，于步骤s505，从另一高速串行接口装置接收组成多个第二帧的多个第二数据样本。于步骤s506，通过高速串行接口电路获取各第二数据样本的控制位而获取第二编码配置命令。于步骤s507，对第二编码配置命令进行译码处理而提取第二配置信息。于步骤s508，依据第二配置信息执行操作以进数据传输任务或进行另一高速串行接口装置发起的另一数据传输任务。

综上所述，于本发明的实施例中，原本仅用以进行高速率数据传输的高速串行接口也可用以执行原本由另一传输接口负责的数据传输任务，而另一传输接口的配置则可据以省略。通过省略配置传输接口至芯片内，芯片的引脚数量可减少，并因此降低制造成本与芯片面积。除此之外，通过灵活配置的控制位的数目与位置，本发明可据以调整用以进行上述数据传输任务的传输速率，更可通过帧内的数据样本同时进行高速率的大量数据传输，从提高接口传输的效率。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。