设备连接检测的制作方法

本申请是申请号为201380027939.0、申请日为2013年6月27日的同名称发明的分案申请。

背景技术：

本文所公开的方法和系统涉及输入/输出（i/o）信令协议。更具体而言，公开了用于通用串行总线2.0（usb2）的低压、低功率解决方案。

usb是被设计成对计算机设备之间的接口进行标准化以用于通信和供应电功率的行业协议。usb2协议已经享受在近乎每一个计算设备中的广泛采用，并且已经在具有完善的知识产权（ip）资产组合和标准化的软件基础结构的技术开发方面受到众多支持。

标准usb2规范使用3.3伏特模拟信令以用于两个usb2端口之间的通信。3.3伏特的信号强度趋于引入集成挑战，这是因为一些先进的半导体工艺正朝向非常低的几何结构发展，从而引起cmos晶体管的栅氧化层不再能够忍受较高电压，诸如3.3伏特。此外，标准usb2规范导致在空闲和活动状态这二者处的相对高水平的功耗。因此，usb2可能不适于对i/o功耗施加严格规范的设备，诸如移动平台。

附图说明

图1是根据实施例的通用串行总线架构的框图；

图2是具有高速（hs）、低速（ls）和全速（fs）能力的通用串行总线物理层的框图；

图3是具有低速或全速能力的eusb2物理层的框图；

图4是被用于低速或全速模式中的sync样式（pattern）的时序图；

图5是低速或全速模式中的包结束（eop）样式的时序图；

图6a和6b是示出eusb2信号时序的示例的时序图；

图7是低速维继信号的时序图；

图8是用于l0期间的全速或低速操作的设备断开检测技术的时序图；

图9是用于l0状态期间的高速模式的设备断开检测技术的时序图；

图10是示出设备连接检测技术的示例的时序图；以及

图11是示出其中设备声明高速能力的设备连接检测方案的示例的时序图。

具体实施方式

本文所描述的实施例涉及与标准usb2相比提供更低的信号电压和减少的功耗的改进的信令技术。改进的信令技术可以被用于新的usb协议中，其可以在本文中被称为嵌入式usb2（eusb2）。本文所描述的信令技术可以被用来支持协议级别处的标准usb2操作。此外，与标准usb2物理层架构相比，本文所描述的信令技术可以使用简化的物理层架构。本文所公开的简化物理层架构可以支持低速（ls）操作、全速（fs）操作或者高速（hs）操作。在高速操作期间，与被用于标准usb2中的0.4伏特差分信令相对，使用低摆幅差分信令（例如0.2伏特差分信令）来操作链路。在低速或全速操作期间，简化phy架构使得能够使用全数字通信方案。例如，简化phy架构可以使用1伏特cmos电路，这与被用于标准usb2中的3.3伏特cmos信令相对。在全数字通信方案中，消除了通常被用于usb2中的模拟组件，诸如电流源和运算放大器。

实施例可以支持本机模式和转发器模式。如本文所引用的，本机模式描述其中主机和设备端口这二者实现eusb2phy并且基于eusb2信令进行通信的操作。本机模式可以被用于其中不需要与标准usb2的向下兼容性的情形中。例如，本机模式可以被用于芯片到芯片通信，其中两个芯片焊接到主板。转发器模式借助于半双工转发器设备允许eusb2支持标准usb2操作。关于2012年6月30日提交的名称为“aclock-lesshalf-duplexrepeater”的共同未决专利申请序列号____进一步描述了操作的转发器模式，该申请以其全部内容通过引用并入本文以用于所有目的。

本文所描述的实施例支持新设备存在检测方案，其可以用于低压信令协议并且导致在空闲模式时非常低的功耗。标准usb2规范利用设备被动（passive）上拉和主机被动下拉来检测设备连接并且确定操作模式。因而，usb2链路在链路空闲时维持由设备被动上拉和主机被动下拉所形成的恒定的直流（dc）路径。线缆电压由主机进行读取以确定设备的连接状态。由于上拉和下拉电阻器而造成标准usb2在链路处于空闲模式中时消耗大约600μw的功率。本文所描述的新数字断开检测技术使用设备查验（ping）来指示空闲（lpm-l1或者挂起）期间的设备存在，而不是使用设备上拉。通过消除用于检测设备存在的设备上拉，可以消除空闲状态时的链路功耗。例如，链路的结果所得的功耗可以减少至由泄露电流所引起的功耗。

此外，根据实施例的eusb2协议使用用于全速和低速操作的1伏特信令而不是3.3伏特。相比于具有较厚栅氧化层的3.3伏特晶体管，1伏特晶体管通常具有较高的引脚泄露电流。为了减小通过上拉和下拉电阻器的电流，可以增大上拉电阻器和下拉电阻器的电阻。然而，增大上拉电阻器和下拉电阻器的电阻会导致主动（active）缓冲器不能够不顾加强的上拉。根据实施例的新设备检测方案对下游设备使用主动缓冲器驱动器来主动地驱动ed+或ed-信号线以指示设备存在，而不是使用上拉电阻器。因而，可以消除不顾加强的上拉的主动缓冲器的使用。在一些实施例中，可以消除上拉电阻器。

当前的usb2规范还使用边带线缆来检测便携式（otg）设备，其被路由到片上通用输入缓冲器（gio）。根据实施例，otg设备的检测可以通过使用带内otg检测机制来完成。因而，可以消除用来检测otg能力的边带线缆，因而减少gio引脚计数。

图1是根据实施例的通用串行总线架构的框图。eusb2架构可以被用于任何合适的电子设备中，除其他之外尤其包括台式计算机、膝上型计算机、平板和移动电话等等。根据实施例，eusb2架构100可以包含标准usb2段102和eusb2段104。标准usb2段102可以包括协议层106和链路层108。协议层106用于管理设备与主机之间的信号传递。例如，协议层106用来确定如何结构化信息包。链路层108用于创建和维持设备与主机之间的通信通道（或链路）。链路层108还控制链路的功率管理状态和信息流。在实施例中，协议层106和链路层这二者根据标准usb2通信协议进行操作。

eusb2段104包含对于eusb2架构100而言唯一的物理层（phy）110。物理层110可以通过任何合适的接口112与链路层108对接，除其他之外尤其诸如usb2.0收发器宏单元接口（utmi）和具有扩展的utmi（utmi+）等等。

物理层110可以包括一对eusb2数据线114，其在本文中被称为ed+116和ed-118。数据线用来在上游端口与下游端口之间发送信号。依赖于特定的操作模式，物理层110被配置成使用差分信令、单端数字通信或其一些组合来在数据线114上发送数据，这如以下进一步解释的。例如，当在高速中操作时，差分信令可以用来发送数据，而单端数字通信可以用来发送控制信号。当在低速或全速中操作时，单端数字通信可以用来发送数据和控制信号。ed-和ed+的功能和行为可以依赖于设备的数据速率而变化。

物理层110还可以包括串行接口引擎（sie）120以用于转变要由协议层106使用的usb信息包。串行接口引擎120包括串行输入、并行输出（sipo）块122以用于将经由信号线114接收到的进来的串行数据转换成用于发送到链路层108的并行数据。串行接口引擎120还包括并行输入、串行输出（sipo）块122以用于将从链路层108接收到的出去的并行数据转换成用于发送到信号线114上的串行数据。物理层110还可以包括数据还原电路（drc）126和锁相环（pll）128以用于还原经由信号线114接收到的数据。物理层110还包括许多发送器130和接收器132以用于控制信号线114。出于简单起见，在图1中示出了单个发送器130和接收器132对。然而将了解，物理层110可以包括用来实现本文所描述的各个实施例的任何合适数目的发送器130和接收器132。关于图2和3以及所附描述更全面地描述物理层100。

图2是具有高速（hs）、低速（ls）和全速（fs）能力的通用串行总线物理层的框图。在实施例中，hs、fs和ls数据速率对应于由usb2协议所规定的数据速率。例如，在ls操作期间phy可以提供大约1.5mbit/s的数据速率，在fs操作期间phy可以提供大约12mbit/s的数据速率，并且在hs操作期间phy可以提供大约480mbit/s的数据速率。eusb2phy200可以包括低速/全速（ls/fs）收发器202和高速（hs）收发器204这二者。在实施例中，phy200还包括被用于设备连接检测的一对下拉电阻器206。ls/fs收发器202和hs收发器204通信耦合到eusb2信号线208，其包括ed+210和ed-212。hs收发器204和ls/fs收发器202可以被配置成依赖于连接到phy200的上游设备的数据速率能力来选择性地对信号线208采取控制。在下文进一步描述用于确定上游设备的数据速率能力的技术。

ls/fs收发器202可以包括一对单端数字发送器214和一对单端数字接收器216。这些组件分别充当用于单端信令的输入和输出。在单端信令中，每一个信号线ed+210和ed-212可以发送单独的信号信息。这对比于其中ls/fs操作使用差分信令的标准usb2实现。在差分信令中，信息通过在一对信号线ed+210和ed-212上发送的两个互补信号进行发送。将通过信号线208发送的物理信号转变成二进制信号数据可以使用任何合适的技术来完成，诸如不归零反转（nrzi）。

ls/fs收发器202可以是全数字的，从而意味着消除了通常存在用于usb2ls/fs电路的模拟组件，诸如运算放大器和电流源。单端数字发送器214和单端数字接收器216可以是利用1.0伏特的信令电压操作的数字cmos（互补型金属氧化物半导体）组件，这与用于usb2的标准3.3伏特信令相比。通过在下游端口处实现的下拉电阻器206维持低速/全速空闲状态（se0）。为了确保到空闲状态的迅速转移，端口应当在禁用其发送器之前将总线驱动为se0。

hs收发器204可以是被配置用于低摆幅差分信令的模拟收发器。例如，hs收发器可以利用0.2伏特的信令电压操作，这与被用于usb2中的0.4伏特相比，因而在数据发送期间实现了减少的功耗。hs收发器204可以包括用于数据发送的高速发送器230、用于数据接收的高速接收器232、以及用于链路状态（即hs活动和hs空闲）的检测的静噪检测器234。附加地，在一些实施例中，hs收发器204还可以包括hs接收器终止236以最小化接收器处的信号反射，从而引起改进的信号完整性。在其中启用hs收发器204的hs操作模式期间，phy200使用差分信令来传送数据并且还可以使用单端通信来发送控制信号。

hs收发器204和ls/fs收发器202这二者由通过接口112与phy200对接的链路层108控制。来自接口112的各种数据和控制线耦合到收发器202和204。例如，如图2中所示，启用信号218、224、244和238分别用来选择性地启用ls/fs发送器214、ls/fs接收器216、hs接收器232或者hs发送器230。互补驱动器输入240和242耦合到hs发送器230以用于驱动hs发送器将数据和/或控制信号输出到信号线208。接收器输出246耦合到hs接收器232以用于接收经由信号线208发送到phy200的数据。静噪检测器248在检测到hs数据包的开头时禁用se接收器216，启用hs接收器232和可选地接收器终止236。正和负接收器输出226和228耦合到ls/fs接收器216以用于接收经由信号线208发送到phy200的数据。正和负驱动器输入220和222耦合到ls/fs发送器214以用于驱动ls/fs发送器将数据和/或控制信号输出到信号线208。

在实施例中，设备端口（未示出）将具有与基本上类似于物理层200的物理层的eusb接口。在此类实施例中，主机和设备这二者使用eusb协议。在实施例中，设备端口可以是与标准usb2物理层的标准usb2端口。在此类实施例中，转发器可以用来将从主机发送的eusb信号转变为标准usb2信号。例如，转发器可以被配置成转变信号，诸如设备连接、设备断开、数据速率协商等。转发器还可以用来将eusb信号的电压重建为被用于标准usb2中的电压。关于共同未决专利申请序列号____进一步描述转发器的操作。

图3是具有低速或全速能力的通用串行总线物理层的框图。如图3中所示，eusb2物理层300可以包括全数字单端收发器302而同样不包括高速模拟收发器。它可以与图2中所示的eusbphy200类似地运行，但是不具有以高速（hs）操作的能力。ls/fsphy300可以包括se收发器302、一组下拉电阻器304和一对eusb2数据线306。

图4是被用于低速或全速模式中的sync样式的时序图。sync样式400可以与phy200（图2）和phy300（图3）一起使用以标记包从一个端口发送到另一个的包的开始。如图4中所示，sync样式可以使用单端通信，其适于数字cmos操作。根据实施例，eusb2通过下拉电阻器206在ed-404上驱动sync样式同时在ed+402上维持逻辑'0'。如图4中所示，当数据线ed+402被下拉为逻辑'0'时指示sync，并且在该时间期间数据线ed-404发送kjkjkjkk的样式。

在高速中，sync样式（未示出）类似于标准usb2的样式，其中电压摆幅被重新限定。在高速中，数据线ed+402或ed-404都不保持在逻辑'0'处，这是因为高速利用差分信令。作为代替，这两个数据线可以切换sync样式，例如序列kjkjkjkk。

图5是低速或全速模式中的包结束（eop）样式的时序图。eop样式500用来表示从一个端口发送到另一个的数据包的结束。根据实施例，eop样式500通过ed+处的逻辑'1'的2个ui和se0的一个ui来指示，而ed-通过下拉电阻器304维持逻辑'0'。单端0（se0）描述其中ed-和ed+这二者均处于逻辑'0'处的信号状态。在ed+上发送eop伴有在ed-上发送的sync和包数据允许标准usb2包的三状态（j、k、se0）表示可能。根据本文所描述的实施例的eop样式对比于其中eop样式将由se0的2个ui跟着j的1个ui来指示的标准usb2。

除电压摆幅被重新限定之外，高速eusb2eop样式（未示出）类似于标准usb2的样式。高速eop通过连续j或k的8个ui来指示。sofeop通过连续j或k的40个ui来指示。

图6a和6b是示出eusb2信号时序的示例的时序图。在实施例中，单端信令用于l0模式中的ls/fs包发送。术语“l0”描述其中主机与设备之间的连接为活动的操作模式，从而使得主机能够与设备进行通信。单端信令还可以用于不同链路状态（不包括l0）中的两个端口之间的交互，并且供主机以任何链路状态发布控制消息。

当ls/fs包被发送时，sync样式400和包数据在ed-604处被发送同时ed+保持在逻辑'0'处，并且eop样式500的se0在ed+处被发送同时ed-保持在逻辑'0'处。当主机发起控制消息时，控制消息可以开始于se1。单端1（se1）描述其中ed-和ed+这二者均处于逻辑'1'处的信号。在数据包的发送对控制消息的发送之间的开始处的信号时序和格式中的差异允许l0中的设备在继续处理包之前区分接收到的包是数据包还是控制消息。在实施例中，下游端口基于它的包事务或链路状态的之前状态来解译来自上游端口的信令。

图6a是从上游端口（主机）发送到下游端口（设备）的ls/fs包开头（sop）样式602的时序图。如图6a中所示，通过使用ed-604来指示sop样式602，以发送sync样式和包数据，同时ed+606保持在逻辑'0'处。当所有包已经被发送时，ed+606可以用来发送eop同时ed-604保持在逻辑'0'处。

图6b是从上游端口（主机）发送到下游端口（设备）的控制消息样式608的时序图。如图6b中所示，当下游端口在一定的时间段内驱动se1脉冲610时控制消息开头（soc）样式608被指示为针对soc消息的签名（signature）。跟着se1脉冲610，控制消息可以使用一系列脉冲在活动窗口612内进行编码。在该活动窗口612期间，ed+606可以在逻辑'1'处被驱动同时许多脉冲614可以在ed-604上被激活。脉冲614的数目可以确定控制消息的性质。在2012年6月30日提交的名称为“explicitcontrolmessagesignaling”的共同未决专利申请序列号____中进一步描述控制消息信令，该申请以其全部内容通过引用并入本文以用于所有目的。

在实施例中，单端信令还被用于在通电、重置、挂起和l1期间的主机和设备交互。如本文所使用的，挂起描述从主机发送到设备的临时禁用链路活动性以便限制功耗的控制消息。当处于挂起中时，设备可能仍然接受来自主机的恢复控制消息或重置控制消息。如本文所使用的，l1描述可以在一些eusb2和usb2实施例中与挂起类似地执行的模式。如本文所使用的，恢复描述来自主机的控制消息，其发信号通知设备从挂起或l1重新进入l0模式。如本文所使用的，重置描述从主机发送的用以将设备设置在默认未配置状态中的控制消息。

图7是低速维继信号的时序图。ls维继700是在l0期间周期性地发送的用以防止低速外围设备进入挂起的控制消息。如图7中所见，维继信号700可以包括se1脉冲702、其中在ed-706上没有脉冲的ed+705上的活动窗口704、以及eop信号708。

设备断开机制

如以上所解释的，标准usb2使用设备上拉和主机下拉机制来在操作于ls/fs处或者l1或挂起中时检测设备连接或者设备断开。来自上拉电阻器和下拉电阻器206所形成的分压器网络的线缆电压被主机读取以确定设备连接状态。这导致在ls/fs中或者在l1中或者在挂起中浪费恒定的dc功率。

本发明通过使链路在空闲状态期间处于单端0（se0）中而消除空闲功率，在该情形中两个数据线缆ed+和ed-通过下游端口保持为接地。因而，在空闲状态期间消耗很少空闲功率或者不消耗空闲功率。在被称为“空闲j”的标准usb2空闲状态期间，启用上拉和下拉这二者，从而导致浪费功率。在实施例中，可以消除来自设备的上拉。当从挂起恢复时，主机请求设备发送设备查验以重新肯定连接性。如果主机未接收到来自设备的数字查验信号，则断开事件将被检测。

图8是用于l0期间的全速或低速操作的设备断开检测技术的时序图。如图8中所示，数字查验机制800可以用来完成ls/fs操作处的l0期间的设备断开检测。设备查验802可以被限定为处于fs或ls模式中的ed-处的1个ui逻辑'1'。如图8中所示，在检测到跟着包的ed+上的eop信号806之后，上游端口可以在检测到eop信号802的开头时在规定时间限制（例如3个ui）内在ed-804上发送设备查验802。依赖于远程比特时钟与本地比特时钟之间的相位和频率偏移，设备查验802实际上可以与1个ui一样早地以及与多于2个ui一样晚地被发送。在将数字查验802发送回到主机之后，设备可以进入空闲模式812。为了证实连接性，上游端口可以在每一帧时段上周期性地发送设备查验802。以周期性方式发送设备查验802允许主机甚至在不存在主机与设备之间的数据业务时察觉到设备存在，因而防止设备被断开。如果其未接收到任何包，并且在三个连续帧时段内未接收到任何设备查验，则下游端口可以在l0期间声明设备断开。

在实施例中，下游（主机）端口在从l1或挂起恢复期间执行断开检测。作为响应，上游（设备）端口在恢复时发送数字查验信号以在l1或挂起期间声明连接状态。对于在处于l1或挂起时发送数字查验以声明连接的设备而言，设备驱动ed+以发送数字查验。对于在处于l1或挂起时发送数字查验以声明连接的设备而言，设备驱动ed-以发送数字查验。

图9是用于l0状态期间的高速模式的设备断开检测技术的时序图。标准usb2hs使用模拟方法来检测设备断开。具体来说，标准usb2在sof（帧开头）的eop（包结束）期间使用包络检测以用于断开检测。包络检测的使用要求模拟比较器和准确的参考电压。为了促进该类型的断开检测，sof的eop被扩展到40个ui以使得包络检测器具有足够的时间来在设备被断开的情况下检测断开事件。在实施例中，eusb使用模拟查验机制900来完成以高速的l0期间的设备断开检测。设备查验902可以由设备在l0空闲期间周期性地发送，以公告它的存在并且防止被断开。通过使用数字查验机制而不是包络检测，可以移除诸如包络检测器之类的各种模拟组件，从而导致简化的物理层架构。用于针对高速设备的l1或挂起中的断开检测的机制可以与全速相同。

如图9中所示，数据包904在t0处完成发送，并且由eop信号906接替。在t1处，eop信号906完成。在t2处，如果未发生其他活动，则设备可以发送设备查验902以向下游（主机）端口公告它的存在。设备查验902可以包含连续j或k的8个ui。在t3处，设备查验902完成发送。如果上游端口的发送器处于l0空闲中，则上游端口在处于l0中时可以以规定时间间隔（例如，125μs的每微帧时段）发送至少一个设备查验902。如果其在三个连续微帧时段内未从设备接收到任何包或查验，则下游端口可以声明设备的断开。

在本机模式中，上游设备可能不被要求在l1或挂起期间报告设备断开。这允许设备在该功率管理状态期间使发送器完全掉电并且最大化功率节约。当恢复时，上游端口可以发送数字查验并且下游端口可以执行断开检测例程。

当在转发器模式中操作时，设备断开由转发器检测并且报告给主机。当在转发器模式中操作时，可以在挂起或l1中报告设备断开。当转发器检测到标准usb2设备的断开事件时，转发器将通过单端断开信令（sedisc）将消息传达给主机eusb2端口，其中两个信号线ed+和ed-这二者在规定时间量内被驱动为逻辑'1'。一旦主机观察到sedisc，则链路状态机将从挂起/l1链路状态转移到连接链路状态。关于共同未决专利申请序列号____进一步描述了转发器模式期间所使用的断开过程。

应理解，本文所描述的设备断开检测技术的实现不限于仅eusb2实现。在实施例中，以上所描述的断开检测技术可以被应用于在先进的深亚微米过程中所使用的任何输入/输出（i/o）标准或者支持多个数据速率和操作模式的任何io标准。

设备连接和操作模式检测

设备连接检测使得主机端口能够确定设备何时耦合到主机端口。设备连接的检测还涉及使得主机和设备能够向彼此声明它们的数据速率能力的过程，例如主机和/或设备是具有ls能力、fs能力和/或hs能力。

如以上所解释的，使用3.3v信令的标准usb2利用设备被动上拉和主机被动下拉来检测设备连接。主机端口可以具有以默认方式启用的15kω下拉。当没有设备被连接时，两个数据线缆d+和d-被拉低。当被连接时，设备将在任一线缆上具有1.5kω上拉，这依赖于设备的数据速率。主机可以通过判断哪个线缆被拉高来确定设备的数据速率。附加地，标准usb2规范指示通过被称为id引脚的边带线缆来检测便携式（otg）设备的能力，其被连接到片上gio。对于使用较低信令电压的操作而言，标准连接检测方案可能不是可行的，这是因为下拉电阻器和上拉电阻器的电阻将必须被明显加强，而使得主动缓冲器可能不能够不顾上拉电阻器。

在实施例中，eusb2连接事件通过使用设备端口的ls/fs发送器214（图2）来生成，以将信号线（ed+210或ed-212）驱动为逻辑'1'。此外，在连接和连接检测期间，ed+210和ed-212形成双单工链路以允许主机和设备在不引起争用的情况下彼此交互。例如，如果fs或hs设备被连接，则ed+将被设备侧处的fs发送器驱动为逻辑'1'，同时ed-使下拉保持为逻辑'0'，并且启用设备侧处的fs接收器以检测由主机侧处的fs发送器所驱动的ed-处的任何状态改变。在实施例中，可以消除设备端口上的被动上拉电阻器。附加地，设备检测方案1000可以包括带内机制以在不使用边带线缆的情况下检测otg能力，因而减少gio引脚计数。

图10是示出设备连接检测技术的示例的时序图。在图10中所示的示例中，交互发生以全速的本机模式中的下游端口与上游端口之间。该过程所考虑的其他实施例可以包括低速数据速率或者外围转发器模式上的下游端口与双重角色设备上的上游端口之间的交互。

在t0处或者通电时，端口可以启用它们的下拉电阻器。下游端口可以在ed+和ed-这二者处禁用它的发送器并启用它的接收器。

在t1处，上游端口可以将ed+或ed-驱动为逻辑'1'，这依赖于要由上游端口声明的速度。例如，如图10中所示，如果设备是全速或高速使能的，则它可以仅在ed+处驱动逻辑'1'并且在ed-处启用它的接收器，其未被上游端口驱动。如果上游端口仅具有低速能力，则它可以在ed-处驱动逻辑'1'并且在ed+处启用它的接收器，其未被上游端口驱动。

在t2处，下游端口可以声明设备连接并且确认设备。确认过程可以依赖于在时间t1所声明的上游设备的能力而变化。例如，如果下游端口已经在tattdb持续时间内在ed+处检测到逻辑'1'并在ed-处检测到逻辑'0'，则如图10中所示，下游端口在tack内在ed-处驱动逻辑'1'。如果它在tattdb持续时间内在ed+处检测到逻辑'0'并在ed-处检测到逻辑'1'，则它在tack内针对ed+驱动逻辑'1'并且声明低速设备连接。换言之，带内握手机制被配置为双单工链路，以确保在与上游设备用来声明它的存在的信号线相对的信号线上驱动确认。在图10中所示的场景中，下游端口在ed+上接收设备存在信号。因而，握手信号横向通过d-。以该方式，链路伙伴不同时地驱动信号线缆，因而避免线缆争用。在标准usb2中，主机的活动驱动器被预期成不顾线缆状态，其由上游设备处的被动上拉保持在弱高电位处。

同样在t2处，上游端口可以在从下游端口接收到确认时做出响应。如果上游端口是全速或高速的，则它可以在ed-处检测到主机确认时在ed+处驱动逻辑'0'，禁用它的发送器，并且还在ed+处启用它的接收器，因而终结连接。

在其中主机功能通过转发器模式中的转发器被连接的情形中，ed+可以持续地被驱动为逻辑'1'直到转发器在ed-处检测到逻辑'0'，这是在双重角色主机端口已经检测到与它的微ab受体连接的主机功能的时候。如果下游端口已经在tattdb持续时间内在ed+处检测到逻辑'1'并在ed-处检测到逻辑'0'，则下游端口可以通过如图10中在t2处所示的那样在ed-处驱动逻辑'1'来开始确认。在由tack所指示的时间段期间，下游端口可以继续监视ed+。如果在t3处的确认结束处ed+保持逻辑'1'，则下游端口可以声明主机功能被连接。如果下游端口在t3之前已经检测到转移为'0'的ed+，则它可以声明fs或hs设备被连接。

在t4处，下游端口可以发布重置消息。上游端口可以在检测到se1时重置它的控制消息解码器。

在t5处，下游端口可以通过基于下拉电阻器来维持se0而继续重置。上游端口可以完成重置解码并且进入重置。

在t6处，如果设备是低速或全速的，则下游端口可以驱动eop以终结重置。如果设备仅是低速或全速的，则设备监视重置直到它完成。在t7处，下游端口可以通过驱动se0来终结重置并且进入重置还原。在t8处，端口准备用于初始化。

返回到t6，如果设备已经声明全速能力，则速度协商在t6处开始以确定设备是否为高速使能的。关于图11在下文描述高速协商。

图11是示出其中设备声明高速能力的设备连接检测方案的示例的时序图。速度协商利用单端信令来完成，其从设备开始指示高速使能的时候到下游端口确认的时候并且到设备在它的接收器终止被开启并准备用于高速操作的时候。一直到图11的t6，设备连接检测操作都与低速/全速中的情况相同，这关于图10进行描述。

如果设备是高速的，则发生以下操作。在t6处，当上游端口检测到重置之后，设备在ed+处驱动逻辑'1'以代表设备啁啾（chirp），如果它是高速使能的话。下游和上游端口这二者处的可选的接收器终止236（图2）被禁用直到t9。

在t7处，当下游端口检测到设备啁啾之后，下游端口开始在ed-处驱动逻辑'1'以代表主机啁啾并且准备下游phy200以用于高速操作。

在t8处，上游端口应当使其高速phy200准备用于检测到主机啁啾之后的操作。为了准备上游端口以用于高速操作，上游端口将ed+驱动为逻辑'0'，在tse0_dr之后在ed+处禁用它的单端发送器，并且在ed+处启用它的单端接收器。

在t9处，下游端口在ed-处驱动逻辑'0'以发信号通知速度检测的完成，并且phy准备用于高速操作。同样在t9处，上游端口通过启用其可选的接收器终止和静噪检测器而进入l0。

在t10处，下游端口终结重置。此时，链路处于l0状态。

应理解，本文所描述的设备连接和操作模式检测技术的实现不限于仅eusb2实现。在实施例中，以上所描述的断开检测技术可以被应用于在先进的深亚微米过程中所使用的任何输入/输出（i/o）标准或者支持多个数据速率和操作模式的任何io标准。

尽管已经参照特定实现描述了一些实施例，但是其他实现根据一些实施例是可能的。附加地，在图中图示的或者在本文中描述的电路元件或者其他特征的布置和次序不需要以所图示和描述的特定方式进行布置。许多其他布置根据一些实施例是可能的。

在图中所示的每一个系统中，元件在一些情形中可以均具有相同的附图标记或者不同的附图标记来暗示所代表的元件可以不同或者类似。然而，元件可以足够灵活以具有不同实现并且与本文所示或描述的系统中的一些或全部一起工作。在图中示出的各种元件可以相同或者不同。哪一个被称为第一元件和哪一个被称为第二元件是任意的。

在说明书和权利要求书中，可以使用术语“耦合”和“连接”以及它们的衍生形式。应理解，这些术语并不意图为针对彼此的同义词。相反，在特定实施例中，“连接”可以用来指示两个或更多元件彼此处于直接物理或电气接触。“耦合”可以意味着两个或更多元件处于直接物理或者电气接触。然而，“耦合”也可以意味着两个或更多元件彼此并不直接接触，但是仍然彼此协作或交互。

实施例是本发明的实现或示例。在说明书中对“实施例”、“一个实施例”、“一些实施例”或者“其他实施例”的引用意味着结合实施例所描述的特定特征、结构或特性被包括在本发明的至少一些实施例中，但是未必包括是所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各处出现未必都指代相同的实施例。

并不是本文所描述和图示的所有组件、特征、结构、特性等都需要被包括在特定的实施例或多个实施例中。例如，如果说明书陈述“可以”、“可能”、“能够”或“会”包括组件、特征、结构或特性，则并不要求包括所述特定组件、特征、结构或特性。如果说明书或权利要求书引用“一”或“一个”元件，则这并不意味着仅存在一个元件。如果说明书或权利要求书引用“附加”元件，则并不排除存在多于一个附加元件。

尽管可能已经在本文中使用流程图或状态图来描述实施例，但是本发明并不限于这些图或者本文中的对应的描述。例如，流程未必移动通过每一个所图示的框或状态或者确切地以本文所示和描述的相同次序。

本发明不限于本文所列的特定细节。实际上，得益于本公开的本领域技术人员将了解，可以在本发明的范围内对以上描述和附图做出许多其他变形。因而，包括对其的任何修正的以下权利要求限定本发明的范围。