一种主处理器模块的ATX模式开关的制作方法

本发明属于抗恶劣环境计算机技术领域，特别是一种主处理器模块的atx模式开关。

背景技术：

随着信息技术和电子技术的快速发展，抗恶劣环境计算机在计算、显控、光电、红外等领域的应用越来越广泛，以完成探测、感知、认知、指挥、决策、控制等任务。cpci/cpex/vpx等架构的抗恶劣环境计算机普遍使用at模式的电源，在出现coms故障时，无法自行清除coms中的故障位，同时at模式下加电后无法控制自启动的延迟时间，经常出现主处理器模块在枚举外设时，外设未完成启动的问题。因此需要在主处理器模块上设计一个atx开关信号，用于自启动，同时需要能够在低温、高温、湿热、盐雾、振动等恶劣环境下可靠工作。但是现有技术中尚无相关描述。

技术实现要素：

本发明的目的在于提供一种主处理器模块的atx模式开关，以满足抗恶劣环境计算机加电后自启动的需求，同时该设计可以清除抗恶劣环境计算机coms中的错误位，提高抗恶劣环境计算机的容错能力。

实现本发明目的的技术解决方案为：一种主处理器模块的atx模式开关，包括分压采样单元、信号发生单元、延时单元和输出单元，所述分压采样单元将输入电源分压和采样后传输给信号发生单元，信号发生单元形成一个具有一定宽度的脉冲信号；该信号经过延时单元后，传输给输出单元；输出单元将高电平脉冲信号转换成一个低电平脉冲信号，传输给主处理器模块的系统管理控制芯片。

本发明与现有技术相比，其显著优点为：1)本发明提供的一种主处理器模块的atx模式开关设计，在加电后，主处理器模块的系统管理芯片收到本发明提供的信号后，自动清除coms的故障位，同时可以通过调节输入单元电阻的阻值或者电容的容值，来调节加电后自启动的延迟时间，提高主处理器模块的兼容性；2)本发明增加了放电电路，从而防止放电速度过缓导致下一次加电后不启动的情况；3)本发明对at模式的输入电源进行分压和采样，再通过信号发生单元形成一个具有一定宽度的脉冲信号，从而获得atx模式的输出开关信号；本发明占用pcb面积小，使用的功耗低，可以在低温、高温、高湿、振动、冲击等恶劣环境中可靠的工作，可广泛应用于恶劣环境的工业领域。。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为本发明的主处理器模块的atx模式开关设计原理框图。

图2为本发明的主处理器模块的atx模式开关设计的分压采样单元和信号发生单元电路图。

图3为本发明的主处理器模块的atx模式开关设计的电源转换模块电路图。

具体实施方式

结合附图，本发明的一种主处理器模块的atx模式开关，包括依次连接的分压采样单元、信号发生单元、延时单元和输出单元，所述分压采样单元将输入电源分压和采样后传输给信号发生单元，由信号发生单元形成一个脉冲信号；该信号经过延时单元后，传输给输出单元；输出单元将高电平脉冲信号转换成一个低电平脉冲信号，传输给主处理器模块的系统管理控制芯片。

所述分压采样单元包括第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第一电容c1、第一表贴二极管d1，输入电源电压输入端a与第一电阻r1的一端连接，输入电源电压输入端a同时与第二电阻r2的一端连接，第一电阻r1的另一端与第三电阻r3的一端连接，第三电阻r3的另一端与第四电阻r4的一端连接，第三电阻r3的另一端输出采样电压v1给信号发生单元，第四电阻r4的另一端接信号地，第二电阻r2的另一端输出采样电压v2给信号发生单元，第二电阻r2的另一端同时与第一电容c1的一端连接，第一电容c1的另一端接信号地，第二电阻r2的另一端同时与第五电阻r5的一端连接，第五电阻r5的另一端与第一表贴二极管d1的阳极相连，第一表贴二极管d1的阴极与供电电源vcc3p3连接。

所述信号发生单元包括比较器芯片u1、第六电阻r6、第七电阻r7、逻辑与门u2，电压采样单元的采样电压信号v1与比较芯片u1的3管脚连接，分压采样单元的采样电压信号v2分别与比较芯片u1的2管脚与5管脚连接，分压采样单元的采样电压信号v3与比较芯片u1的6管脚连接，比较芯片u1的1管脚与逻辑与门u2的1管脚连接，比较芯片u1的1管脚同时与第七电阻r7的一端连接，第七电阻r7的另一端与供电电源vcc3p3连接，比较芯片u1的7管脚与逻辑与门u2的2管脚连接，比较芯片u1的7管脚同时与第六电阻r6的一端连接，第六电阻r6的另一端与供电电源vcc3p3连接，比较芯片u1的8管脚与供电电源vcc5连接，比较芯片u1的4管脚与信号地连接，逻辑与门u2的4管脚与信号输出端b连接，逻辑与门u2的5管脚与供电电源vcc3p3连接，逻辑与门u2的3管脚与信号地连接。

所述信号发生单元、延时单元和输出单元需要电源转换模块提供的vcc3p3电源电压进行供电，该电源转换模块包括控制芯片u3、第二电容c2、第三电容c3、第四电容c4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、第九电容c9、第十电容c10、第十一电容c11、第八电阻r8、第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12、第一场效应管q1、第二场效应管q2、第二表贴二极管d2、第一表贴电感l1；其中第八电阻r8的一端与供电电源vcc5连接，第八电阻r8的另一端与第九电阻r9的一端连接，第八电阻r8的另一端同时与第五电容c5的一端连接，第八电阻r8的另一端同时与控制芯片u3的7管脚连接，第九电阻r9的另一端与第二电容c2的一端连接，第二电容c2的另一端与第五电容c5的另一端连接，第二电容c2的另一端同时与控制芯片u3的6管脚连接，第二电容c2的另一端同时与第十电阻r10的一端连接，第十电阻r10的另一端与信号地连接，供电电源vcc5同时与控制芯片u3的5管脚、第三电容c3的一端、第四电容c4的正极、第七电容c7的一端、第一场效应管q1的5管脚、第二表贴二极管d2的阳极连接，地信号同时与第三电容c3的另一端、第四电容c4的负极、第七电容c7的另一端、控制芯片u3的3管脚连接，控制芯片u3的1管脚与第二表贴二极管d2的阴极连接，控制芯片u3的2管脚与第一场效应管q1的4管脚连接，控制芯片u3的8管脚同时与第一场效应管q1的1、2、3管脚连接，控制芯片u3的8管脚同时与第二场效应管q2的5管脚连接，第二场效应管q2的5管脚与第一场效应管q1的1、2、3管脚连接，第二场效应管q2的1、2、3管脚与地信号连接，第二表贴二极管d2的阴极同时与第八电容c8的一端连接，第八电容c8的另一端与控制芯片u3的8管脚、第八电容c8的另一端同时与第一表贴电感l1的一端连接，第十一电阻r11的一端与第二电容c2的另一端连接，第十一电阻r11的一端同时与第六电容c6的一端连接，第六电容c6的另一端与第十二电阻r12的一端连接，第十二电阻r12的另一端与第十一电阻r11的另一端连接，第十二电阻r12的另一端同时与第一表贴电感l1的另一端连接，第一表贴电感l1的另一端与第九电容c9的一端、第十电容c10的一端、第十一电容c11的正极、输出电源vcc3p3连接，第九电容c9的另一端、第十电容c10的另一端、第十一电容c11的负极同时与地信号连接，控制芯片u3的4管脚与第二场效应管q2的4管脚相连。

下面进行更详细的描述。

本发明的一种主处理器模块的atx模式开关，包括分压采样单元、信号发生单元、延时单元和输出单元。为了实现atx开关信号，以信号发生单元为核心，将输入电源电压一路通过分压采样单元进行分压，一路进行延时，避开了上电时不稳定的过冲毛刺信号。信号发生单元接收到采样的电压后进行比较与合并，输出一个具有一定宽度的高电平脉冲信号，增加一级延时电路避免延时过于集中导致下电时电容放电过缓的问题，然后通过输出单元中的反相器输出给主处理器模块的系统管理芯片。

结合图2，所述分压采样单元包括第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4、第五电阻r5、第一电容c1、第一表贴二极管d1，输入电源电压输入端a与第一电阻r1的一端连接，输入电源电压输入端a同时与第二电阻r2的一端连接，第一电阻r1的另一端与第三电阻r3的一端连接，第一电阻r1的另一端同时与连接，第三电阻r3的另一端与第四电阻r4的一端连接，第三电阻r3的另一端输出采样电压v1给信号发生单元，第四电阻r4的另一端接信号地，第二电阻r2的另一端输出采样电压v2给信号发生单元，第二电阻r2的另一端同时与第一电容c1的一端连接，第一电容c1的另一端接信号地，第二电阻r2的另一端同时与第五电阻r5的一端连接，第五电阻r5的另一端与第一表贴二极管d1的阳极，第一表贴二极管d1的阳极的阴极与供电电源vcc3p3连接。。

结合图2，所述信号发生单元包括第一比较器u1、第二比较器u2、第七电阻r7、第六电阻r6、逻辑与门u3，信号输入端f与第一比较器u1的同相输入端连接，信号输入端g与第一比较器u1的反相输入端连接，信号输入端h与第二比较器u2的同相输入端连接，信号输入端i与第二比较器u2的反相输入端连接，第一比较器u1的正电源端与供电电源+vcc连接，第一比较器u1的负电源端与地连接，第一比较器u1的输出端与逻辑与门的a端连接，第一比较器u1的输出端同时与第七电阻r7的一端连接，第七电阻r7的另一端与供电电源+vdd连接，第二比较器u2的正电源端与供电电源+vcc连接，第二比较器u2的负电源端与地连接，第二比较器u2的输出端与逻辑与门的b端连接，第二比较器u2的输出端同时与第六电阻r6的一端连接，第六电阻r6的另一端与供电电源+vdd连接，逻辑与门u3的y端与信号输出端j连接，逻辑与门u3的正电源端与供电电源+vdd连接，逻辑与门u3的负电源端与地连接。

所述延时单元作为本发明的第二级延时，将逻辑与门输出的脉冲信号进行延时。

所述输出单元为将延时后的脉冲信号进行输出驱动。

结合图3，所述信号发生单元、延时单元和输出单元需要电源转换模块提供的vcc3p3电源电压进行供电，该电源转换模块包括控制芯片u3、第二电容c2、第三电容c3、第四电容c4、第五电容c5、第六电容c6、第七电容c7、第八电容c8、第九电容c9、第十电容c10、第十一电容c11、第八电阻r8、第九电阻r9、第十电阻r10、第十一电阻r11、第十二电阻r12、第一场效应管q1、第二场效应管q2、第二表贴二极管d2、第一表贴电感l1，第八电阻r8的一端与供电电源vcc5连接，第八电阻r8的另一端与第九电阻r9的一端连接，第八电阻r8的另一端同时与第五电容c5的一端连接，第八电阻r8的另一端同时与控制芯片u3的7管脚连接，第九电阻r9的另一端与第二电容c2的一端连接，第二电容c2的另一端与第五电容c5的另一端连接，第二电容c2的另一端同时与控制芯片u3的6管脚连接，第二电容c2的另一端同时与第十电阻r10的一端连接，第十电阻r10的另一端与信号地连接，供电电源vcc5同时与控制芯片u3的5管脚、第三电容c3的一端、第四电容c4的正极、第七电容c7的一端、第一场效应管q1的5管脚、第二表贴二极管d2的阳极连接，地信号同时与第三电容c3的另一端、第四电容c4的负极、第七电容c7的另一端、控制芯片u3的3管脚连接，控制芯片u3的1管脚与第二表贴二极管d2的阴极连接，控制芯片u3的2管脚与第一场效应管q1的4管脚连接，控制芯片u3的8管脚同时与第一场效应管q1的1、2、3管脚连接，控制芯片u3的8管脚同时与第二场效应管q2的4管脚连接，第二场效应管q2的5管脚与第一场效应管q1的1、2、3管脚连接，第二场效应管q2的1、2、3管脚与地信号连接，第二表贴二极管d2的阴极同时与第八电容c8的一端连接，第八电容c8的另一端与控制芯片u3的8管脚、第八电容c8的另一端同时与第一表贴电感l1的一端连接，第十一电阻r11的一端与第二电容c2的另一端连接，第十一电阻r11的一端同时与第六电容c6的一端连接，第六电容c6的另一端与第十二电阻r12的一端连接，第十二电阻r12的另一端与第十一电阻r11的另一端连接，第十二电阻r12的另一端同时与第一表贴电感l1的另一端连接，第一表贴电感l1的另一端与第九电容c9的一端、第十电容c10的一端、第十一电容c11的正极、输出电源vcc3p3连接，第九电容c9的另一端、第十电容c10的另一端、第十一电容c11的负极同时与地信号连接。

本发明对at模式的输入电源进行分压和采样，再通过信号发生单元形成一个具有一定宽度的脉冲信号，从而获得atx模式的输出开关信号。本设计占用pcb面积小，使用的功耗低，可以在低温、高温、高湿、振动、冲击等恶劣环境中可靠的工作，可广泛应用于恶劣环境的工业领域。

下面结合实施例对本发明做进一步详细的描述。

实施例

所述的分压采样单元将输入信号+5v电源经过高精度电阻r1、r3、r4进行分压后，得到两个电压值，分别是4.0v和3.0v。同时输出单元的c1电容在t1时间电压被充电至3.0v，在t2时间电压被充电至4.0v。同时在下电后，c1电容上的电压可以通过r5和d1迅速放电。

所述的信号发生单元，u1的第一个比较器在加电后输出高电平，在t2时刻以及后续的时间内，由于反向输入端的电压高于同相输入端的电压，u1的第一个比较器1out输出低电平。u1的第二个比较器在加电后输出低电平，在t1时刻以及后续的时间内，由于同相输入端的电压高于反向输入端的电压，u1的第二个比较器2out输出高电平。第一个比较器和第二个比较器的输出信号通过逻辑与门u2后，得到一个宽度为t2-t1的高电平脉冲信号。

所述延时单元，对高电平脉冲信号进行330us的延时。

所述输出单元，对延时后的高电平脉冲信号进行反向，变成宽度为t2-t1的低电平脉冲信号，传输给主处理器模块的系统管理芯片(smc)。

所述电源转换单元，将供电电源vcc5转换成vcc3p3，给信号发生单元、延时单元和输出单元供电。

本发明占用pcb面积小，使用的功耗低，可以在低温、高温、高湿、振动、冲击等恶劣环境中可靠的工作，可广泛应用于恶劣环境的工业领域。