数据处理系统和数据处理方法与流程

本申请要求于2017年5月29日提交的申请号为10-2017-0065824的韩国专利申请的优先权，其公开的全部内容通过引用整体并入本文。

本发明的各个示例性实施例涉及一种数据处理系统及其操作方法。

背景技术

计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。也就是说，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。

由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡以及固态驱动器(ssd)。

数据分配技术需要使用多个装置。例如，独立磁盘冗余阵列(raid)方案和网络。raid是用于将数据分配和存储在多个硬盘装置中的技术。

技术实现要素：

本发明的各个实施例涉及一种具有改善的数据效率的存储器系统。

根据本发明的实施例，一种数据处理系统可包括：主机，适于提供访问请求；以及多个存储器系统，适于响应于访问请求而将数据存储到多个存储器系统或从多个存储器系统读取数据；其中主机包括：主机存储器缓冲器，适于存储分别对应于多个存储器系统的多个元数据；其中多个元数据中的每一个包括：表示在多个存储器系统中的对应存储器系统中的用户数据的存储容量的第一阈值；表示针对对应存储器系统的逻辑块地址(lba)的读取操作的数量的第二阈值；表示对应存储器系统的温度以及多个存储器系统的各自lba的第三阈值。

主机可进一步响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第一阈值的多个元数据，并且其中主机进一步将顺序地生成的数据之中的具有大于第一阈值的大小的数据进行分割，使得多个分割后的数据中的每一个具有预定大小，并且控制多个存储器系统以分配方式存储分割后的数据。

主机可进一步控制多个存储器系统，以根据数据的安全等级以分配方式存储数据。

主机可进一步控制多个存储器系统，以根据数据的安全等级以分配方式存储对应于数据的复制数据和奇偶校验数据中的一个或多个。

主机可进一步响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的lba的多个元数据，并且可进一步控制多个存储器系统以根据多个更新元数据以分配方式存储数据。

当数据存储在存储器系统中时，主机可进一步控制多个存储器系统以将对应于数据的奇偶校验数据和复制数据存储在多个存储器系统之中的与存储数据的存储器系统不同的另一存储器系统中。

主机可进一步响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第二阈值的多个元数据，并且当存储在多个存储器系统之中的第一存储器系统中的第一数据被读取的次数大于包括在多个更新的元数据中的第二阈值时，主机可进一步控制多个存储器系统以将第一数据移动到多个存储器系统之中的第二存储器系统，并且第二存储器系统可请求主机更新多个元数据之中的对应于第二存储器系统的元数据，使得对应于第二存储器系统的元数据包括对应于第一数据的lba。

主机可进一步响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第三阈值的多个元数据，并且可进一步控制多个存储器系统以抑制(throttle)多个存储器系统之中的具有高于第三阈值的温度的一个或多个存储器系统。

主机可进一步控制多个存储器系统，以首先将数据存储在多个存储器系统之中的不同于被抑制存储器系统的另一存储器系统中。

当将从被抑制存储器系统读取数据时，主机可进一步控制多个存储器系统以读取与待被读取数据相对应的复制数据，与待被读取数据相对应的复制数据存储在多个存储器系统之中的不同于被抑制存储器系统的另一存储器系统中。

根据本发明的实施例，一种数据处理系统的操作方法，该数据处理系统包括具有主机存储器缓冲器的主机并包括多个存储器系统，操作方法可包括：第一步骤，通过控制器响应于来自多个存储器系统的请求，分别更新对应于多个存储器系统的多个元数据；以及第二步骤，通过控制器控制多个存储器系统以根据多个元数据以分配方式存储数据，其中多个元数据中的每一个包括表示多个存储器系统之中的对应存储器系统中的用户数据的存储容量的第一阈值、表示针对对应存储器系统的逻辑块地址(lba)的读取操作的数量的第二阈值、表示对应存储器系统的温度以及多个存储器系统的各自lba的第三阈值。

第一步骤可通过以下执行：响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第一阈值的多个元数据；并且第二步骤可通过以下执行：对顺序地生成的数据之中的具有大于第一阈值的大小的数据进行分割，使得多个分割后的数据中的每一个具有预定大小，并且控制多个存储器系统以分配方式存储分割后的数据。

第二步骤可通过以下执行：进一步控制多个存储器系统，以根据数据的安全等级以分配方式存储数据。

其可进一步包括通过控制器控制多个存储器系统，以根据数据的安全等级以分配方式存储对应于数据的复制数据和奇偶校验数据中的一个或多个。

第一步骤可通过以下执行：响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的lba的多个元数据，第二步骤可通过以下执行：控制多个存储器系统以根据多个更新的元数据以分配方式存储数据。

其可进一步包括当数据存储在存储器系统中时，通过控制器控制多个存储器系统，以将对应于数据的奇偶校验数据和复制数据存储在多个存储器系统之中的与存储数据的存储器系统不同的另一存储器系统中。

第一步骤可通过以下执行：响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第二阈值的多个元数据，并且可进一步包括当存储在多个存储器系统之中的第一存储器系统中的第一数据被读取的次数大于包括在多个更新的元数据中的第二阈值时：第三步骤，通过控制器控制多个存储器系统以将第一数据移动到多个存储器系统之中的第二存储器系统；以及第四步骤，通过第二存储器系统请求主机更新多个元数据之中的对应于第二存储器系统的元数据，使得对应于第二存储器系统的元数据包括对应于第一数据的lba。

第一步骤可通过以下执行：响应于来自多个存储器系统的请求，分别更新包括对应于多个存储器系统的第三阈值的多个元数据，第二步骤可通过以下执行：控制多个存储器系统，以抑制多个存储器系统之中的具有高于第三阈值的温度的一个或多个存储器系统。

其可进一步包括通过控制器控制多个存储器系统，以首先将数据存储在多个存储器系统之中的不同于被抑制存储器系统的另一存储器系统中。

其可进一步包括当待从被抑制存储器系统读取数据时，通过控制器控制多个存储器系统以读取与待被读取的数据相对应的复制数据，与待被读取的数据相对应的复制数据存储在多个存储器系统之中的不同于被抑制存储器系统的另一存储器系统中。

根据本发明的实施例，数据处理系统可包括多个存储器系统，其每一个包括控制器和存储器装置；以及主机，适于根据独立磁盘冗余阵列(raid)等级和存储在主机中并分别对应于存储器系统的元数据来访问存储器系统，其中主机控制存储器系统以分配方式存储用户数据以平衡存储器系统的存储容量和访问计数。

附图说明

图1是说明根据本发明的实施例的包括存储器系统的数据处理系统的框图。

图2是说明图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。

图3是说明图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。

图4是说明图2所示的存储器装置的示例性三维结构的示意图。

图5是说明根据现有技术的包括多个存储器系统的独立磁盘冗余阵列(raid)系统的框图。

图6是说明根据本发明的实施例的数据处理系统的操作的简图。

图7是说明根据本发明的实施例的主机的操作的简图。

图8a是说明主机对具有等级raid0的数据的操作的简图。

图8b是说明主机对具有等级raid1的数据的操作的简图。

图8c是说明主机对具有等级raid5的数据的操作的简图。

图9是说明根据本发明的实施例的主机的操作的简图。

图10是说明根据本发明的实施例的主机的操作的简图。

图11至图18是示意性地示出根据本发明的各个实施例的数据处理系统的应用示例的简图。

具体实施方式

以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其他实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当元件被称为连接或联接到另一元件时，应该理解的是，前者可以直接连接或联接到后者，或者经由两者之间的中间元件电连接或电联接到后者。

将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。

本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。

如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。

将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。

除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。

在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。

还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。

图1是说明根据本发明的实施例的数据处理系统100的框图。

参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。

例如，主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、tv和投影仪的电子装置。

存储器系统110可响应于来自主机102的请求而操作，并且特别地，存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可利用可与主机102电联接的各种类型的存储装置中的任何一种来实施。合适的存储装置的示例包括固态驱动器(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)和微型mmc、安全数字(sd)卡、迷你sd和微型sd、通用串行总线(usb)存储装置，通用闪存(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒等。

存储器系统110的存储装置可利用诸如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置和诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)和电阻式ram(rram)和闪速存储器的非易失性存储器装置实施。

存储器系统110可包括存储待由主机102访问的数据的存储器装置150，以及可控制存储器装置150中的数据的存储的控制器130。

控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可包括在如上所例示的各种类型的存储器系统中。

存储器系统110可以是以下的一部分：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(rfid)装置或构成计算系统的各种部件之一。

存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供到主机102。存储器装置150可包括多个存储块152至156，存储块152至156中的每一个可包括多个页面。每一个页面可包括多个存储器单元，多个字线(wl)所电联接到多个存储器单元。

控制器130可控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的全部操作。例如，控制器130可响应于来自主机装置的请求来控制存储器装置150。控制器130可将从存储器装置150读取的数据提供到主机102，和/或可将从主机102提供的数据存储到存储器装置150中。

控制器130可包括主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、诸如nand闪速存储器控制器(nfc)142的存储器装置控制器142以及存储器144，其全部通过内部总线可操作地联接。

主机接口单元132可处理从主机102提供的命令和数据，并且可通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)和电子集成驱动器(ide)等。

ecc单元138可检测并校正在读取操作期间从存储器装置150读取的数据中的错误。然而，当错误位的数量大于或等于可校正错误位的阈值数量时，ecc单元138可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。

ecc单元138可基于诸如以下的编码调制来执行错误校正操作：

低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhri-hocquenghem，bch)码、涡轮码、里德-所罗门(rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)以及分组编码调制(bcm)等。ecc单元138可包括用于错误校正的所有电路、模块、系统或装置。

pmu140可提供和管理控制器130的电力。

nfc142可用作控制器130和存储器装置150之间的存储器/存储接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器时，特别地，当存储器装置150是nand闪速存储器时，nfc142可生成用于存储器装置150的控制信号，并在处理器134的控制下处理待提供到存储器装置150的数据。

存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供到主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可通过易失性存储器来实施。例如，存储器144可利用但不限于静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。

处理器134可控制存储器系统110的全部操作。处理器134可驱动被称为闪存转换层(ftl)的固件来控制存储器系统110的全部操作。

处理器134可利用微处理器或中央处理器(cpu)来实施。存储器系统110可包括一个或多个处理器134。

管理单元(未示出)可包括在处理器134中，并且可执行存储器装置150的坏块管理。管理单元可发现包括在存储器装置150中的对于进一步使用处于不不令人满意状态的坏存储块，并对坏存储块执行坏块管理。当存储器装置150为例如nand闪速存储器的闪速存储器时，由于nand逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可被编程到新的存储块中。此外，由编程失败造成的坏块严重恶化了具有三维(3d)堆叠结构的存储器装置150的利用效率和存储器系统100的可靠性，因此需要可靠的坏块管理。

图2是说明图1所示的存储器装置150的示意图。

参照图2，存储器装置150可包括多个存储块block0至blockn-1，并且块block0至blockn-1中的每一个可包括多个页面，例如2^m个页面，页面的数量可根据电路设计而变化。根据可在每个存储器单元中存储或表示的位的数量，存储器装置150可包括多个存储块，如单层单元(slc)存储块和多层单元(mlc)存储块。slc存储块可包括利用每一个都能够存储1位数据的存储器单元实施的多个页面。mlc存储块可包括利用每一个都能够存储例如两位或多位数据的多位数据的存储器单元实施的多个页面。包括利用每一个都能够存储3位数据的存储器单元实施的多个页面的mlc存储块可被定义为三层单元(tlc)存储块。

多个存储块210至240的每一个可在写入操作期间存储从主机装置102提供的数据，并且可在读取操作期间将存储的数据提供到主机102。

图3是说明图2所示的存储器装置150中的存储块330的电路图。

参照图3，存储块330可对应于多个存储块152至156中的任一个。

参照图3，存储器装置150的存储块330可包括分别电联接到位线bl0至blm-1的多个单元串340。每列单元串340可包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。多个存储器单元或多个存储器单元晶体管mc0至mcn-1可串联地电联接在选择晶体管dst和sst之间。各个存储器单元mc0至mcn-1可由每一个都可存储1位信息的单层单元(slc)或者由每一个都可存储多位数据信息的多层单元(mlc)来配置。串340可分别电联接到对应的位线bl0至blm-1。作为参照，在图3中，“dsl”表示漏极选择线，“ssl”表示源极选择线，“csl”表示共源线。

虽然图3仅作为示例示出了通过nand闪速存储器单元配置的存储块330，注意的是，根据实施例的存储器装置150的存储块330不限于nand闪速存储器，并且可通过nor闪速存储器、其中组合了至少两种存储器单元的混合闪速存储器、或其中控制器被内置在存储器芯片上的1-nand闪速存储器来实现。半导体装置的操作特性不仅可被应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可被应用于其中电荷存储层由介电层配置的电荷撷取闪存(ctf)。

存储器装置150的电压供应单元310可将根据操作模式提供待被供给到各个字线的例如编程电压、读取电压和通过电压的字线电压并且提供待被供给到例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电压供应单元310可在控制电路(未示出)的控制下执行电压生成操作。电压供应单元310可生成多个可变读取电压以生成多个读取数据，在控制电路的控制下选择存储器单元阵列的存储块或扇区中的一个，选择所选择的存储块的字线中的一个，并将字线电压提供到所选择的字线和未选择的字线。

存储器装置150的读取/写入电路320可由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可用作读出放大器，其用于从存储器单元阵列读取数据。在编程操作期间，读取/写入电路320可用作根据待存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。

图4是说明图2所示的存储器装置150的三维(3d)结构的示意图；

存储器装置150可通过二维(2d)或3d存储器装置来实施。具体地，如图4所示，存储器装置150可通过具有3d堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3d结构时，存储器装置150可包括多个存储块blk0至blkn-1，其每一个具有3d结构(或垂直结构)。

图5是说明根据现有技术的包括多个存储器系统520至550的独立磁盘冗余阵列(raid)系统500的框图。

raid系统500包括多个存储器系统520至550以及被配置成控制多个存储器系统520至550的raid控制器510。

raid控制器510包括输入接口和输出接口。输入接口与多个存储器系统520至550通信，以及输出接口与主机102通信。

raid系统500通过并行操作多个存储器系统520至550而具有提高的性能，并通过双重存储数据而具有提高的可靠性。存在许多方案用于raid系统500以分配方式存储数据。这些方案为raid等级。

例如，raid0是用于将数据顺序地分配并存储到多个存储器系统520至550的方案。由于raid0的最大分散能力，所以raid0使得raid系统500具有最佳的性能。然而，因为缺乏复制数据或奇偶校验数据，所以raid0的raid系统500显示出最高的使用率和最低的可靠性。通过将单个数据双重存储到一对存储器系统中，raid1使raid系统500的可靠性最大化。由于随着包括在raid系统500中的存储器系统的数量增加而增加的操作并行性，所以raid1的raid系统500的性能变得更佳。然而，raid1的raid系统500仅使用存储器系统的全部存储容量的一半，这导致存储器系统的使用率较低。raid5的raid系统500以与raid0相同的方式存储数据，并且还将对应于用户数据的奇偶校验数据存储在存储器系统的特定存储空间中。raid5的raid系统500具有raid0和raid1的优点。然而，由于奇偶校验数据的计算，raid5的raid系统500具有增加开销的缺点。

当多个存储器系统520至550响应于来自主机102的写入命令而执行编程操作时，raid控制器510从多个存储器系统520至550中选择对应于写入命令的raid等级信息的至少一个存储器系统并且将对应于写入命令的数据存储到所选择的存储器系统中。此外，当多个存储器系统520至550响应于来自主机102的读取命令而执行读取操作时，raid控制器510从多个存储器系统520至550中选择对应于读取命令的raid等级信息的至少一个存储器系统，并且将来自所选择的存储器系统的与读取命令相对应的数据提供到主机102。

raid系统500在建立系统上具有成本较高的缺点。此外，raid系统500因为使用复制数据和奇偶校验数据而具有数据安全性和错误校正功能。然而，raid系统500具有如下缺点：当存在诸如存储器系统的同时和分配故障的一些问题时，系统无法受到保护。

图6至图10是说明根据本发明的实施例的数据处理系统100的操作的简图。图6至图10示出包括在主机102中的主机存储器缓冲器(hmb)610和共同联接到主机102的多个存储器系统620至650。多个存储器系统620至650中的每一个可对应于参照图1至图4描述的存储器系统110。

参照图6至图10，主机102可控制多个存储器系统620至650以分配方式存储数据，以提高数据处理系统100的数据处理效率。

因为raid系统500不能有效地将用户数据分配到多个存储器系统520至550并且包括raid控制器510，所以参照图5描述的raid系统500在经济上较低效。根据本发明的实施例，包括多个存储器系统620至650的数据处理系统100可通过利用主机102的hmb610而非利用耗费物理空间的raid控制器510来有效地控制多个存储器系统620至650。

图6是说明根据本发明的实施例的数据处理系统100的操作的简图。

hmb610可存储分别对应于多个存储器系统620至650的多个元数据625至655。多个元数据625至655可包括多个存储器系统620至650的信息。此外，多个存储器系统620至650可分别请求主机102根据情况需要对多个元数据625至655进行更新。

多个元数据625至655中的每一个可包括表示在对应存储器系统中的用户数据的存储容量的第一阈值、表示针对对应存储器系统中的逻辑块地址(lba)的读取操作的数量的第二阈值、表示对应存储器系统的温度的第三阈值以及多个存储器系统620至650的lba的信息的第三阈值。主机102可根据多个元数据625至655来控制多个存储器系统620至650以分配方式有效地进行存储。

例如，当对应于第一存储器系统620的第一元数据625包括关于读取计数和温度的信息，并且对应于第二存储器系统630的第二元数据635包括关于读取计数和温度的信息时，第一存储器系统620可请求主机102对第一元数据625进行更新，而不管第二元数据635的更新定时。此外，多个存储器系统620至650中的每一个可将相同类型的元数据(例如，关于读取计数和温度的信息)存储到hmb610中。因此，hmb610可管理用于多个存储器系统620至650的多个元数据625至655。

在下文中，将根据上述的多个元数据625至655描述主机102的操作。

图7是说明根据本发明的实施例的主机102的操作的简图。

首先，多个存储器系统620至650可请求主机102对包括在分别对应于多个存储器系统620至650的多个元数据625至655中的第一阈值进行更新。

主机102可通过将用户数据的大小与包括在分别对应于多个存储器系统620至650的多个元数据625至655中的第一阈值进行比较来对用户数据进行分割，使得多个分割后的用户数据具有合适的大小以被存储到多个存储器系统620至650中。

也就是说，当待存储在多个存储器系统620至650之中的一个存储器系统中的用户数据具有大于包括在相应元数据中的第一阈值的大小时，主机102可对用户数据进行分割，使得多个分割后的用户数据中的每一个具有预定大小(例如，32kb、64kb和128kb大小中的一个)。主机102可控制多个存储器系统620至650以分配方式存储多个分割后的用户数据720至750。

此外，主机102可根据用户数据的安全等级(例如，参照图5描述的raid等级)来控制多个存储器系统620至650以将数据存储在其中。

图8a是说明主机102对具有等级raid0的数据的操作的简图。

当用户数据的安全等级为等级raid0时，主机102可控制多个存储器系统620至650以通过不带有复制数据或奇偶校验数据的分配方式来存储用户数据。

图8b是说明主机102对具有等级raid1的数据的操作的简图。

当用户数据的安全等级为等级raid1时，主机102可控制第一存储器系统620和第三存储器系统640以分别在其中存储第一用户数据820和第三用户数据840，并且可控制第二存储器系统630和第四存储器系统650以分别在其中存储对应于第一用户数据820的复制数据和对应于第三用户数据840的复制数据。

图8c是说明主机102对具有等级raid5的数据的操作的简图。

当用户数据的安全等级为等级raid5时，主机102可控制多个存储器系统620至650以分配方式分别存储用户数据861至864。此外，主机102可控制多个存储器系统620至650以分配方式分别存储分别对应于用户数据861至864的奇偶校验数据871至874。

然而，用户数据861至864中的每一个和奇偶校验数据871至874中对应的一个可存储在不同的存储器系统中。例如，当第一用户数据861存储在第一存储器系统620中时，对应于第一用户数据861的第一奇偶校验数据871可存储在第二存储器系统630中。也就是说，第一奇偶校验数据871可存储在多个存储器系统620至650之中的不同于第一存储器系统620的另一存储器系统中。

图9是说明根据本发明的实施例的主机102的操作的简图。

首先，多个存储器系统620至650可请求主机102对分别对应于多个存储器系统620至650的多个元数据625至655中包括的lba的信息进行更新。

主机102可根据分别包括在多个元数据625至655中的多个存储器系统620至650的lba，在多个存储器系统620至650之中选择一个存储器系统以存储用户数据。

此外，主机102可根据lba在多个存储器系统620至650之中选择不同于存储用户数据的存储器系统的一个存储器系统，来存储对应于用户数据的复制数据和奇偶校验数据中的一个或多个。例如，主机102可根据与包括在第一元数据625中的用户数据920相对应的lba来选择和控制第一存储器系统620以存储用户数据920，并且可选择和控制第二存储器系统630以存储对应于用户数据920的复制数据和奇偶校验数据930的一个或多个。

另一方面，多个存储器系统620至650可请求主机102对包括在分别对应于多个存储器系统620至650的多个元数据625至655中的第二阈值进行更新。

当对应于特定lba的数据被读取的次数大于第二阈值时，其中第二阈值表示针对包括在多个元数据625至655中的每一个中的特定lba的读取操作的数量，主机102可控制多个存储器系统620至650将对应于特定lba且对其的读取操作的数量大于第二阈值的数据，从当前存储该数据的源存储器系统移动到多个存储器系统620至650中的目标存储器系统中。此外，存储移动数据的目标存储器系统可请求主机102对多个元数据625至655之中的对应数据进行更新，使得数据的移动被反映到元数据的lba中。因此，当移动数据待被读取时，主机102可控制多个存储器系统620至650以从目标存储器系统读取移动数据，使得移动数据被读取的次数小于第二阈值。

例如，当对应于第一lba940的第一数据950被读取的次数大于第二阈值时，其中第二阈值表示针对包括在对应于第三存储器系统640的第三元数据645中的第一lba940的读取操作的数量，主机102可控制多个存储器系统620至650以将对应于第一lba940的第一数据950从第三存储器系统640移动到第四存储器系统650。第四存储器系统640可请求主机102对包括对应于移动数据950的lba的第四元数据655进行更新。因此，主机102可控制多个存储器系统620至650以不从第三存储器系统640而从第四存储器系统650读取移动数据950。

图10是说明根据本发明的实施例的主机102的操作的简图。

首先，多个存储器系统620至650可请求主机102对包括在分别对应于多个存储器系统620至650的多个元数据625至655中的第三阈值进行更新。

当多个存储器系统620至650中的一个存储器系统650的温度增加超过第三阈值时，其中第三阈值表示存储器系统650的温度并且第三阈值包括在多个元数据625至655之中的对应元数据655中，主机102可控制多个存储器系统620至650不将用户数据存储在多个存储器系统620至650中的存储器系统650中。也就是说，主机102可抑制存储器系统650以便通过降低存储器系统650的温度来防止系统错误。此外，主机102可控制多个存储器系统620至650，以将用户数据存储在多个存储器系统620至650之中的不同于存储器系统650的另一存储器系统中。

然而，当从被抑制存储器系统650中读取数据1050时，主机102可控制多个存储器系统620至650以从存储复制数据1040的另一存储器系统640读取数据，其中复制数据1040对应于存储在被抑制存储器系统650中的数据1050。如上所述，根据用户数据的安全等级，对应于用户数据的复制数据和奇偶校验数据中的一个或多个可以分配方式存储在多个存储器系统620至650中。

如上所述，根据本发明的实施例，数据处理系统100可根据存储在主机102的hmb610中的多个元数据625至655，将用户数据和对应于用户数据的复制数据和奇偶校验数据中的一个或多个以分配方式存储到多个存储器系统620至650中，或者从多个存储器系统620至650中读取用户数据以及对应于用户数据的复制数据和奇偶校验数据中的一个或多个。因此，可最大化数据处理的效率。此外，不同于参照图5描述的raid系统500，因为数据处理系统100不包括用于控制多个存储器系统620至650的单独控制器(例如，raid控制器510)，所以可增加经济效率。

图11至图18是示意性示出根据各个实施例的图1至图10的数据处理系统的应用示例的图。

图11是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的图。图11示意性说明了应用根据本实施例的存储器系统的存储卡系统。

参照图11，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

更具体地，存储器控制器6120可被连接到通过非易失性存储器实施的存储器装置6130，并访问存储器装置6130。例如，存储器控制器6120可控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图10描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1至图10描述的存储器系统110的存储器装置150。

因此，存储器控制器6120可包括ram、处理单元、主机接口、存储器接口和错误校正(ecc)单元。存储器控制器130可进一步包括图1所述的元件。

存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者移动电子装置。

存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)以及自旋转移力矩磁性ram(stt-mram)。存储器装置6130可包括如图1的存储器装置150中的多个管芯。

存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(ssd)。另外，存储器控制器6120以及存储器装置6130可构成诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)以及通用闪存(ufs)。

图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。

参照图12，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图11所示的数据处理系统6200可以用作如参照图1描述的诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质。存储器装置6230可对应于图1至图10所述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1至图10所述的存储器系统110中的控制器130。

存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224以及诸如nvm接口6225的存储器接口。

cpu6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可根据cpu6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，通过cpu6221处理的数据可被临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可辅助低速存储器装置6230以高速运行。

ecc电路6223可对应于图1所示的控制器130的ecc单元138。如参照图1所述，ecc电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ecc(错误校正码)。ecc电路6223可对提供到存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ecc电路6223可使用ldpc码、bch码、turbo码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。

存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过nvm接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过pata总线、sata总线、scsi、usb、pcie或nand接口连接至主机6210。存储器控制器6220可利用诸如wifi或长期演进(lte)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。

图13是示意性说明包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图13示意性说明应用了根据实施例的存储器系统的嵌入式多媒体卡(emmc)。

参照图13，emmc6300可包括控制器6330和通过一个或多个nand闪速存储器实施的存储器装置6340。控制器6330可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统110中的存储器装置150。

更具体地，控制器6330可通过多个通道连接至存储器装置6340。控制器6330可包括一个或多个内核6332、主机接口6331和诸如nand接口6333的存储器接口。

内核6332可控制emmc6300的操作，主机接口6331可提供控制器6330和主机6310之间的接口功能，并且nand接口6333可提供存储器装置6340和控制器6330之间的接口功能。例如，主机接口6331可用作并行接口，例如参照图1所描述的mmc接口。此外，主机接口6331可用作串行接口，例如uhs((超高速)-i/uhs-ii)接口。

图14至图17是示意性示出包括根据实施例的存储器系统的数据处理系统的其他示例的简图。图14至图17示意性示出应用根据实施例的存储器系统的ufs(通用闪存)系统。

参照图14至图17，ufs系统6400、6500、6600和6700可分别包括主机6410、6510、6610和6710，ufs装置6420、6520、6620和6720以及ufs卡6430、6530、6630和6730。主机6410、6510、6610和6710可作为有线/无线电子装置或移动电子装置的应用处理器，ufs装置6420、6520、6620和6720可作为嵌入式ufs装置，并且ufs卡6430、6530、6630和6730可作为外部嵌入式ufs装置或可移除ufs卡。

各个ufs系统6400、6500、6600和6700中的主机6410、6510、6610和6710，ufs装置6420、6520、6620和6720以及ufs卡6430、6530、6630和6730可通过ufs协议与诸如有线/无线电子装置或移动电子装置的外部装置通信，并且ufs装置6420、6520、6620和6720以及ufs卡6430、6530、6630和6730可通过图1所示的存储器系统110来实施。例如，在ufs系统6400、6500、6600和6700中，ufs装置6420、6520、6620和6720可以参照图12至图13描述的数据处理系统6200或emmc6300的形式实现，并且ufs卡6430、6530、6630和6730可以参照图11描述的存储卡系统6100的形式实现。

此外，在ufs系统6400、6500、6600和6700中，主机6410、6510、6610和6710，ufs装置6420、6520、6620和6720以及ufs卡6430、6530、6630和6730可通过ufs接口，例如，移动行业处理器接口(mipi)中的统一协议(mipim-phy和mipiunipro)彼此通信。此外，ufs装置6420、6520、6620和6720与ufs卡6430、6530、6630和6730可通过除ufs协议以外的各种协议，例如，ufd、mmc、sd、迷你-sd和微型-sd彼此通信。

在图14所示的ufs系统6400中，主机6410、ufs装置6420以及ufs卡6430中的每一个可包括unipro。主机6410可执行交换操作，以便与ufs装置6420和ufs卡6430通信。特别地，主机6410可通过诸如unipro处的l3交换的链路层交换与ufs装置6420或ufs卡6430通信。此时，ufs装置6420和ufs卡6430可通过主机6410的unipro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6420和一个ufs卡6430连接到主机6410的配置。然而，多个ufs装置和ufs卡可并联或以星形形式连接到主机6410，并且多个ufs卡可并联或以星形形式连接到ufs装置6420，或者串联或以链的形式连接到ufs装置6420。

在图15所示的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可包括unipro，并且主机6510可通过交换模块6540执行交换操作，例如，通过交换模块6540在unipro处执行链路层交换，例如l3交换，与ufs装置6520或ufs卡6530通信。ufs装置6520和ufs卡6530可通过unipro处的交换模块6540的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6520和一个ufs卡6530连接到交换模块6540的配置。然而，多个ufs装置和ufs卡可并联或以星型形式连接至交换模块6540，并且多个ufs卡可串联或以链型形式连接至ufs装置6520。

在图16所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可包括unipro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在unipro处执行链路层交换例如l3交换的交换模块6640，与ufs装置6620或ufs卡6630通信。此时，ufs装置6620和ufs卡6630可通过unipro处的交换模块6640的链路层交换来彼此通信，并且交换模块6640可在ufs装置6620内部或外部与ufs装置6620集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个ufs装置6620和一个ufs卡6630连接到交换模块6640的配置。然而，每个都包括交换模块6640和ufs装置6620的多个模块可并联或以星型形式连接至主机6610，或者串联或以链型形式彼此连接。此外，多个ufs卡可并联或以星型形式连接至ufs装置6620。

在图17所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可包括m-phy和unipro。ufs装置6720可执行交换操作，以便与主机6710和ufs卡6730通信。特别地，ufs装置6720可通过用于与主机6710通信的m-phy和unipro模块和用于与ufs卡6730通信的m-phy和unipro模块之间的交换操作，例如通过目标标识符(id)交换操作，来与主机6710或ufs卡6730通信。此时，主机6710和ufs卡6730可通过ufs装置6720的m-phy和unipro模块之间的目标id交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6720连接到主机6710且一个ufs卡6730连接到ufs装置6720的配置。然而，多个ufs装置可并联或以星形形式连接到主机6710，或串联或以链的形式连接到主机6710，并且多个ufs卡可并联或以星形形式连接到ufs装置6720，或串联或以链的形式连接到ufs装置6720。

图18是示意性说明包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图18是示意性说明应用了根据实施例的存储器系统的用户系统的简图。

参照图18，用户系统6800可包括应用处理器6830、存储器模块6820、网络模块6840、存储模块6850和用户接口6810。

更具体地，应用处理器6830可驱动包括在用户系统6800中的诸如os的组件，并且包括控制包括在用户系统6800中的组件的控制器、接口和图形引擎。应用处理器6830可作为片上系统(soc)被提供。

存储器模块6820可用作用户系统6800的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6820可包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdarm、lpddr2sdram或lpddr3sdram的易失性ram，或诸如pram、reram、mram或fram的非易失性ram。例如，可基于pop(堆叠式封装)封装和安装应用处理器6830和存储器模块6820。

网络模块6840可与外部装置通信。例如，网络模块6840不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6840可被包括在应用处理器6830中。

存储模块6850可存储诸如从应用处理器6830接收的数据的数据，然后可将所存储的数据传输到应用处理器6830。存储模块6850可通过诸如相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3dnand闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6800的存储卡或外部驱动器的可移除存储介质。存储模块6850可对应于参照图1描述的存储器系统110。此外，存储模块6850可被实施为如上参照图11至图17所述的emmc和ufs。

用户接口6810可包括用于向应用处理器6830输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6810可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和电动机的用户输出接口。

此外，当图1的存储器系统110应用于用户系统6800的移动电子装置时，应用处理器6830可控制移动电子装置的操作，并且网络模块6840可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6810可在移动电子装置的显示/触摸模块上显示通过处理器6830处理的数据或支持从触摸面板接收数据的功能。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。